FPGA在ASIC设计流程中应用(精).doc

  1. 1、本文档共9页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
FPGA在ASIC设计流程中的应用(精) FPGA在ASIC设计流程中的应用(精) PAGE / NUMPAGES FPGA在ASIC设计流程中的应用(精) 第 29 卷第 6 期 V ol. 29, N o. 6 微电子技术 MICR OE LECTR ONIC TECHN OLOG Y 总第 142 期 2001 年 12 月 产品与应用 FPG A 在 ASIC 设计流程中的应用 谢长生 ,徐 睿 (信息家产部第 58 研究所 , 江苏 无锡 214035 摘 要 : 本文介绍了 FPG A 器件在 ASIC 芯片开发中的应用 , 经过仿 ASIC 的 FPG A 在系统考证 板在实质硬件环境中的考证能够填补 ASIC 设计流程中仿真的不足 , 经过该考证也能够加速 ASIC 设计且降低因为逻辑问题所造成 ASIC 开发中的成本消耗 。 重点词 : FPG A 应用 ; ASIC 设计 ; 在系统考证 中图分类号 :T N43112 文件表记码 :A 文章编号 :20147( in ASIC Design Chang -sheng , X U Rui (Wuxi Microelectronics Institute , Wuxi Jiangsu , 214035, China Abstract : The application of FPG A devices in ASIC design is introduced in the paper. It can make com pensation to the simulation of ASIC design flow to verify in real running environment by using FPG A Verify 2 in 2System board. It can als o reduce the cost of ASIC development due to logical problems. K eyw ords : Application of FPG A ; ASIC design ; Verify 2in 2System 前言 ASIC ( 专用集成电路 器件拥有设计自由度 大 、 芯片中没有无用的单元或晶体管 、芯片面积 小 、 性能高 、 大量量生产时成本低的特色 , 被大量 地应用于电子工业各领域 。但传统的 ASIC 设计存 在着开发周期长 、 投片成本大 , 特别是在一次投片 不可功状况下需要从头改版的状况 。 FPG A (现场 可编程逻辑阵列 是当前大量运用于电子系统设计 中的器件 , 该器件是在 ASIC 器件的基础上发展起 来的 , 拥有 ASIC 器件的高密度 、高性能和可编程 器件灵巧编程的特色 。现在 , FPG A 已成为半导体 产品市场上发展最快的领域之一 。 FPG A 器件的应用能够使设计工程师迅速实现 和改正硬件的功能 , 以极快的 时间推出系统原型 。 同时因为 FPG A 的灵巧性 , 使其产品极易适应各样 不一样的应用领域 , 极易由用户自行配置 , 使其在维 持硬件原有水平的同时 , 能够依据实质的需要或许 变化进行调整 。 当前 FPG A 已大量应用于通信 、计 算机 、 视听 、医疗电子等设施中 。据 Dataquest目 前公布的一份展望报告显示 , 到 2003 年 , 世界用户专用器件市场将出现 ASIC 、 FPG A 、 CP LD 三足鼎 立 、 龙争虎斗之势 。 现 今 FPG A 的门数已高达数百 万系统门 , FPG A 的主要供给商有 X ilinx 、 Altera 、 Actel 和 Cypress 等 。 FPG A 器件灵巧的可编程特征可否在 ASIC 开发 流程中获得应用呢 ? 答案是 必定的 。 往常的 ASIC 开发流程是逻辑设计 、前仿真及 QT V 剖析 、 疆域设计 、 后仿真及 LVS 、 DRC 、 ERC 、 收稿日期 :2001-10-18 测试向量生成 、 图形生成 , 后来是掩膜 、 制造 、 封 装 、 测试 。 在 ASIC 设计流程中 , 仿真阶段所花销 的时间是最长的 , 但是因为有时仿真向量大 、 需要模拟电路工作时间长 , 仿真软件的效率 、 计算机硬 件资源的有限 , 经过软件进行仿真仍是有限制的 。 比如 , 笔者所做的一个 C DMA ( 码分多址 信号处 理器 , 仅仿真用户所要求仿真时序的 1/20 时 , 仿 真数据就已高达一百多兆 , 仿真时间长达 10 小时 , 最后采纳化整为零 、 功能分块的方法将电路基本功 能仿真了一遍 , 但是不可以清除电路 、 功能串起来之 后电路没有问题 , 更不可以清

您可能关注的文档

文档评论(0)

157****7664 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档