第五章半导体存储器及接口技术liu.ppt

第一页，共三十四页，2022年，8月28日 半导体存储器接口设计需解决两个问题： 1 如何选芯片 2 如何设计存储器与CPU的接口电路 三类总线AB、DB、CB与CPU的硬件连接 第二页，共三十四页，2022年，8月28日 5.3.1 存储芯片的选择 1 存储芯片类型的选择 2 存储芯片数量的确定 第三页，共三十四页，2022年，8月28日 1 存储芯片类型的选择 根据所下达的任务要求及市场常见的存储芯片情况，要构成一 个满足特定存储要求的存储系统，应根据实际需要、用途、 CPU读写速度、性价比等选择合适的存储器芯片。一般要考虑 存储芯片的型号、容量、功耗、供电电压、读写速度、价格等 因素； 一般情况下，一个系统ROM、RAM均有； 对于固定的程序、数据表格应选ROM芯片； 需要暂存数据，且具有读写功能应选RAM芯片： 要求容量较小，速度较高的场合，应选SRAM； 要求容量较大，应选DRAM，以减少系统体积，降低成本。 第四页，共三十四页，2022年，8月28日 2 存储芯片数量的确定 （1）位扩充---- 8088:凑成标准的 8位数据位 8086:凑成标准的16位数据位 非标准存储芯片：2114(1K×4) → 8K×8 标准存储芯片：2716(2K×8) → 8K×8 实现方法： 用位数不同的存储器芯片构成8位/16位的存储系统， 采用位并联方法,即用若干个位数较少的芯片并连在一起构 成存储系统。 （1）位扩充 （2）字扩充 与存储芯片以及8088/8086的 数据线DB的位数有关 位扩充：2片 位扩充：1片 8088：8位 8086：16位 CPU 标准：8位 非标准：不定 存储芯片 第五页，共三十四页，2022年，8月28日 存储系统的位扩充实例 1K×1→1K×8 位扩充： 各个芯片的数据位与CPU的数据总线依次连接。 CPU DI DI DI DI DI DI DI DI D0 DI D2 D3 D4 D5 D6 D7 8片 第六页，共三十四页，2022年，8月28日 存储系统的位扩充与CPU连接示意图 第七页，共三十四页，2022年，8月28日 （2）字扩充----扩充存储系统的容量。 实现方法：由容量较小的存储芯片构成容量较大的存储系统，采用地址串联法。 与存储芯片以及8088/8086的 地址线AB的位数有关 CPU：20位 存储芯片：不定。 与芯片AB的位数有关。 第八页，共三十四页，2022年，8月28日 A0~A10 存储器的地址分配 6116（2K×8）构成（8K×8）的存储系统 6116:AB--11位 CPU:AB--20位 1步：各个6116的A0~A10依次并联再与CPU的A0~A10依次连接。 各芯片地址空间重叠。 （000H-7FFH） 2步：CPU剩余地址线的处理 经地址译码电路进行地址重新分配。 各芯片地址空间不重叠。 （1片：0000H-07FFH） （2片：0800H-0FFFH） （3片：1000H-17FFH） （4片：1800H-1FFFH） 4片 第九页，共三十四页，2022年，8月28日 存储芯片数量的确定小结 在构成一个实际的存储器时，往往需要同时进行位扩展和字扩展才能满足存储容量的需求。 要构成一个容量为M?N位的存储器，若使用p?k位的芯片（p<M,k<N），则构成这个存储器需要的芯片数量计算公式为： 需要的存储器芯片数量= 字扩充 位扩充 第十页，共三十四页，2022年，8月28日 存储器的地址分配 第十一页，共三十四页，2022年，8月28日 存储器的地址译码 1 地址译码实现电路 2 地址译码实现方案 第十二页，共三十四页，2022年，8月28日 1 地址译码实现电路 （1）采用逻辑电路实现译码 利用电子技术的知识：组合逻辑电路实现译码。 第十三页，共三十四页，2022年，8月28日 （2）采用译码器实现译码 74LS138、 74LS139、 74LS156等。 第十四页，共三十四页，2022年，8月28日 例：用6116（2K×8）构成（8K×8）的存储系统，且存储  系统地址范围为00800H~027FFH. 需要的存储器芯片数量= = 8*8/2*8 = 4片 1K=210:A0~A9 , 000H~3FFH 2K=211:A0~A1