集成电路-封装和可靠性Chapter2-1-芯片互连技术.pdf

集成电路-封装和可靠性Chapter2-1-芯片互连技术.pdf

  1. 1、本文档共81页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
集成电路封装测试与可靠性 Chapter 2 Chip Level Interconnection 芯片互连技术 UESTC-Ning Ning 1 集成电路封装测试与可靠性 典型的IC封装工艺流程 Wire Bond Solder Plating Wafer In (WB 引线键合) (SP 锡铅电镀) Wafer Grinding Die Coating Top Mark (WG研磨) (DC 晶粒封胶/涂覆) (TM 正面印码) Wafer Saw Molding Forming/Singular (WS 切割) (MD 塑封) (FS 去框/成型) Die Attach Post Mold Cure Lead Scan (DA 黏晶) (PMC 模塑后烘烤) (LS 检测) Epoxy Curing Dejunk/Trim Packing (EC 银胶烘烤) (DT 去胶去纬) (PK 包装) UESTC-Ning Ning 2 集成电路封装测试与可靠性  电子级硅所含的硅的纯度很高,可 达 99.9999 99999 %  中德电子材料公司制作的晶棒(长度 达一公尺,重量超过一百公斤) UESTC-Ning Ning 3 集成电路封装测试与可靠性 Wafer Back Grinding  Purpose The wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process.  Process Methods: 1) Coarse grinding by mechanical. (粗磨) 2) Fine polishing by mechanical or plasma etching. (细磨抛光) UESTC-Ning

文档评论(0)

dllkxy + 关注
实名认证
内容提供者

本文库主要涉及建筑、教育等资料,有问题可以联系解决哦

版权声明书
用户编号:5213302032000001
认证主体丁**

1亿VIP精品文档

相关文档

相关课程推荐