时钟噪声对DAC性能影响系统分析-德州仪器.PDF

Application Notes ZHCA817 - July 2018 时钟噪声对DAC 性能影响系统分析 FANLONG LI 摘 要 数模转换器DAC 是无线通信系统中的核心器件。随着技术的发展，DAC 所能支持的输出频率和工作时钟越来 越高，例如目前TI 推出的高速，高集成射频采样AD/DA （AFE7689 ）能支持输出/输入到 5.2G，DAC 能支持高达 9G 的采样率。 随着能支持频率的不断提高，意味着 AD/DA 越来越接近于天线端，其性能也将直接影响着整个系 统的性能。随着支持的工作时钟的提高，意味着其对时钟性能会更加敏感，例如时钟上的杂散，底噪在 AD/DA 的 输出端将如何变化？ 类似问题已经成为客户系统设计时候必须考虑的问题。 如何量化这些影响从而给客户正确的 指导，对我们推介AD/DA 也显得尤为重要。 本文将理论和实际测试相结合来分析时钟噪声对DAC 性能和客户系 统指标的影响，为客户进行系统设计以及我们推介AD/DA 提供指导。 Key words: 无线通信系统 DAC 时钟噪声系统分析 波形质量（EVM ） 目录 1 时钟噪声对DAC 影响的表征 3 1.1 时钟随机噪声对DAC 的影响 3 1.2 时钟杂散对DAC/ADC 的影响 3 2 时钟噪声对DAC 性能影响的理论分析 4 2.1 时钟随机噪声对DAC 性能影响理论分析 4 3 时钟固定杂散对ADC/DAC 性能影响的理论分析 6 3.1 ADC/DAC 采样系统模型 6 3.2 DAC 采样系统中对信号有影响的时钟噪声积分带宽 7 4 时钟噪声对DAC 的系统指标影响分析 8 4.1 时钟随机噪声对DAC 的EVM 影响分析 8 4.1.1 EVM 定义及其和时钟相位噪声之间关系 8 4.1.2 相位噪声对EVM 影响的计算工具 9 4.1.3 DAC 采样系统中时钟相位噪声对EVM 影响计算结论 9 4.2 时钟固定杂散噪声对DAC SFDR 影响分析 9 5 时钟噪声对DAC 影响的一个实际案例 10 5.1 时钟随机噪声对TX EVM 影响 10 5.2 时钟固定杂散噪声对DAC SFDR 影响 10 6 参考文献 11 1 ZHCA817 图 Figure 1 时钟理想（左）和非理想（右）DAC 数字输入 3 Figure 2 时钟理想（左）和非理想（右）DAC 模拟输出 3 Figure 3 时钟的抖动引发DAC 输出模拟量的抖动 4 Figure 4 时钟中存在的一个固定抖动示意图 6 Figure 5 带有固定时钟杂散的DAC 采样过程 7 Figure 6 均匀时钟噪声和时钟杂散之间的等效过程 7 Figure 7 误差矢量信号定义示意图（左）和QPSK 星座图（右） 8 Figure 8 梯形法计算时钟均匀噪声过程示意图 9 Figure 9 时钟随机噪声对EVM 影响的实际测试 10 Figure 10 时钟上的spur 到DAC 的输出的转换的实际测试 10 2 时