时序逻辑电路实验报告时序逻辑电路实验报告八篇.docx

? ? 时序逻辑电路实验报告时序逻辑电路实验报告精选八篇 ? ? 篇一 ：时序逻辑电路实验报告 …… …… 篇二 ：时序逻辑电路测试及研究 实验报告(有数据) 实验六 时序逻辑电路测试及研究 一、实验目的 1、掌握计数器电路分析及测试方法。 2、训练独立进行实验的技能。 二、实验仪器及器件 1、双踪示波器、实验箱 2、实验用元器：74LS00 1片 74lS73 2片 74LS175 1片 74LS10 1片 三、实验内容、测试电路及测试表格 1、异步二进制计数器 (1) 按图5.1 接线。 (2) 由CP 端输入单脉冲，测试并记录 Q1—Q4 状态及波形(可调连续脉冲)。 表6.1 2、异步二—十进制加法计数器 (1) 按图5.2 接线。QA、QB、QC、QD 4 个输出端分别接发光二极管显示，CP 端接连续脉冲或 单脉冲。 (2) 在CP 端接连续脉冲，观察CP、QA、QB、QC、QD 的波形。 (3) 画出CP、QA、QB、QC、QD 的波形。 表6.2 3、移位寄存器型计数器 (1) 按图5.3 接线构成环形计数器，将A、B、C、D 置为1000，用单脉冲计数，记录各触发器状态。 表6.3 (2) 改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”（模拟干扰信号作用的结果），观察计数器能否正常工作。分析原因。 分析：输出端没有任何波形，故计数器没有正常工作。这是因为在这个计数器循环中，当有且只有一位被置“1”时，才可以进入有效循环。而出现两个“1”时，不在有效循环内，故无法工作。 从此部分实验，我明白了设计时序电路最后一步要检查电路是否能经过若干个有效循环后进入自启动。因为有些同步时序电路设计中会出现不在循环内的无效状态，开始很有可能是无效状态，故应检查自启动能力。 …… …… 篇三 ：触发器-时序逻辑电路实验报告 课程名称：数字电子技术基础实验 指导老师：樊伟敏 实验名称：触发器应用实验 实验类型：设计类 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 五、实验数据记录和处理 七、讨论、心得 一、实验目的 1. 加深理解各触发器的逻辑功能，掌握各类触发器功能的转换方法。 2. 熟悉触发器的两种触发方式（电平触发和边沿触发）及其触发特点。 3. 掌握集成J-K触发器和D触发器逻辑功能的测试方法。 4. 学习用J-K触发器和D触发器构成简单的时序电路的方法。 5. 进一步掌握用双踪示波器测量多个波形的方法。 二、主要仪器与设备 实验选用集成电路芯片：74LS00（与非门）、74LS11（与门）、74LS55（与或非门）、74LS74（双D 触发器）、74LS107（双J—K 触发器），GOS-6051 型示波器，导线，SDZ-2 实验箱。 三、实验内容和原理 1、D→J-K的转换实验 ①设计过程：J-K 触发器和D触发器的次态方程如下： J-K 触发器：Q=JQn?KQn， D触发器：Qn+1=D n+1 若将D 触发器转换为J-K触发器，则有：D=JQ?KQ。 nn ②仿真与实验电路图：仿真电路图如图1所示。操作时时钟接秒信号，便于观察。 实验报告 四、操作方法和实验步骤 六、实验结果与分析（必填） 图1 1 ③实验结果： 2、D 触发器转换为T’触发器实验 ①设计过程：D 触发器和T’触发器的次态方程如下： D 触发器：Qn+1= D ， T’触发器：Qn+1=!Qn 若将D 触发器转换为T’触发器，则二者的次态方程须相等，因此有：D=!Qn。 ②仿真与实验电路图：仿真电路图如图2 所示。操作时时钟接秒信号。 …… …… 篇四 ：时序逻辑电路实验报告 二、时序逻辑电路实验题目 1.试用同步加法计数器74LS161（或74LS160）和二4输入与非门74LS20构成百以内任意进制计数器，并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路，为同步加法计数器提供时钟输入信号。例如，采用同步加法计数器74LS 161构成60进制加法计数器的参考电路如图2所示。 设计： （一）设计一个固定进制的加法计数器。 （1）利用555定时器设计一个可以生时钟脉冲的多谐振荡器，使其构成长生脉冲，对同步加法器74LS161输入信号，根据555定时器构成的多谐振荡器的周期可定，由图可的T=T1+T2=0.7（RA+RB）C+0.7 RBC=0.7（RA+2RB）C，通过改变电阻RA，RB和C的大小，可以改变脉冲的周期。所发电阻为2个510kΩ，C=1uF，则T=0.7（RA+2RB）C=0.7x510x3x0.1/1000s=1.071s. （2）利用十六进制的加法计数器74LS61组成百以内任意进制计数器，可以用清零法和置数法改变计数