原创力文档- 1、本文档共10页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
8086总线的操作时序微机原理与接口技术
8086总线的操作时序1.1 系统的复位和启动复位操作的时序如图1-7所示。图1-7 系统复位时序
1.2 最小与最大模式总线读/写操作1.最小模式下的总线读周期 时序如图1-8所示，一个最基本的读周期包含有4个状态，即T1、T2、T3、T4，必要时可插入一个或几个Tw。图1-8 最小模式下总线读周期时序
2.最小模式下的总线写周期 时序如图1-9所示，最基本的总线写周期也包括4个状态T1~T4，必要时插入Tw。图1-9 最小模式下总线写周期时序
3.最小模式下总线请求与响应 8086最小模式下的总线控制信号由CPU直接产生，用于总线控制的信号是HOLD（总线保持请求信号，输入）、HLDA（总线保持响应信号，输出）。当系统中其他部件，如DMA控制器，需要占用总线时，向CPU发出总线请求信号。CPU收到有效的HOLD信号后，如果允许让出总线，就在当前总线周期完成时，发出HLDA信号，同时使地址/数据总线和控制总线处于高阻态，表示让出总线，在下一个时钟周期，总线请求部件收到HLDA信号，获得总线控制权。在这期间，HOLD和HLDA都保持高电平，直到总线请求部件完成对总线的占用后，使HOLD变为低电平，撤销总线请求，CPU收到后，将HLDA信号变为低电平，恢复对总线的控制。
总线请求与响应操作时序如图1-10所示。图1-10 总线请求与响应操作时序图
4.最大模式下的总线读周期图1-11 最大模式下总线读周期时序
5.最大模式下的总线写周期时序图如图1-12所示。图1-12 最大模式下总线写周期时序
8086有INTR、NMI两条中断请求信号输入引脚，用于外部中断，其中NMI输入的是非屏蔽中断请求信号，上升沿触发，一旦该信号有效，在现行指令执行完后立即中断，执行对应的中断处理程序，不需中断响应周期。下面主要讨论INTR引起的可屏蔽中断响应周期，其时序图如图1-13所示。图1-13 可屏蔽中断响应周期时序1.3 中断响应周期
谢谢观看！微机原理与接口技术
文档评论（0）