实验一-四位ALU算术逻辑单元设计实验.doc

计算机组成原理实验 实 验 报 告 实 验 人： 学 号： 日 期： 2010-4-10 院（系）： 专业（班级）： 08软件工程（数字媒体） 实验题目： 四位ALU算术逻辑单元设计实验 实验目的 了解ALU（算术逻辑单元）的功能和使用方法； 认识和掌握超前（并行）进位的设计方法； 认识和掌握ALU的逻辑电路组成； 认识和掌握ALU的设计方法。 实验原理 从结构原理图上可推知，本实验中的ALU运算逻辑单元由4个一位的ALU运算逻辑单元所组成。每一位的ALU电路由全加器和函数发生器所组成，如下图（1）所示。事实上，ALU的设计是在全加器的基础上，对全加器功能的扩展来实现符合要求的多种算术/逻辑运算的功能。为了实验多种功能的运算，An、Bn数据是不能直接与全加器相连接的，它们受到功能变量F3-F1的制约，因此，可由An、Bn数据和功能变量F3-F1组合成新的函数Xn、Yn，然后，再将Xn 、Yn和下一位进位Cn-1通过全加器进行全加运算以实现所需的运算功能。ALU中C0为最低位的进位输入端，C4为最高位的进位输入端，Sn为运算结果。一位算/逻辑运算单元的逻辑表达式（n=1、2、3、4）如下： Sn=Xn?Yn?Cn-1 Cn=XnYn+(Xn+Yn)Cn-1 令Pn=Xn+Yn， Gn=XnYn 则Cn=Gn+PnCn-1 实验要求进位位采用超前（先行、并行）进位实现。超前进位电路同时形成各位进位，因此实现快速进位，达到快速加法的目的。这种加法器称为超前进位加法器。 各超前（先行）进位位的形成根据表达式Cn=XnYn+(Xn+Yn)Cn-1来确定，其中n=1、2、3、4。后产生的进位与前进位有关，最终每个进位也只和Xn、Yn、C0有关，而Xn、Yn、又是An、Bn的函数，如： C1=G1+P1C0=X1Y1+(X1+Y1)C0 C2=G2+P2C1=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)CO C3=G3+P3C2=X3Y3+(X3+Y3)( X2Y2+(X2+Y2n)( X1Y1+(X1+Y1)C0)) C4=G4+P4C3=X4Y4+(X4+Y4)( X3Y3+(X3+Y3)( X2Y2+(X2+Y2n)( X1Y1+(X1+Y1)C0)) 一些控制信号如F3-F1为功能控制信号，控制着4位ALU运算逻辑单元的八种功能操作：A4-A1和B4-B1为ALU的两组数据输入端；S4-S1为了4位ALU的4个输出端，S表示为S=SS43S2S1；C4为4位ALU的最高位进位输出端，依次还有C3、C2、C1。（考虑级联关系时，如有必要可增加级联控制端G）。 实验内容 依照ALU的原理与逻辑结构原理图，用超前进位的方法设计能实现下面八种功能操作的4位ALU，并对电路进行封装。 要求： 输入信号：A4-A1、B4-B1、F3-F1、低位进位C0、（级联控制端G）； 输出信号：S4-S1、进位C4。 4位ALU的八种功能如下： F3 F2 F1 S 功能描述 0 0 0 B’ 求反 0 0 1 B’+ 1 求补 0 1 0 B 传送B 0 1 1 B + 1 加1传送 1 0 0 A + B’ 加反 1 0 1 A + B’+1 减 1 1 0 A + B 加 1 1 1 A⊕B 异或 实验器材 电脑一台 MAX+PLUS II 电路设计软件一套 根据需要选用器件，但以基本逻辑门电路器件为主 实验分析与设计 说明：根据需要书写相关内容，如： 分析、设计、电路图、波形图、实验步骤和实验结果及分析等。 根据题意，函数发生器具有如下的功能：X=f（A，B，F3，F2，F1）；Y=f（A，B，F3，F2，F1）两个输出端，在函数发生器内，记C0为最低位的进位输入： F3F2F1 S X Y C0 000 B’ 0 B’ 0 001 B’+ 1 0 B’ 1 010 B 0 B 0 011 B + 1 0 B 1 100 A + B’ A B’ 0 101 A + B’+1 A B’ 1 110 A + B A B 0 111 A⊕B A B 0 下面分别是X与Y输出的卡诺图： F2F1 F2F1 F3 F3 00 01 11 10 0 0 0 0 0 1 A A A A F2F1 F2F1 F3 F3 00 01 11 10 0 B’ B’