教案.第十一讲 边沿触发器及常用功能触发器、时序逻辑电路分析.doc

第十一讲 边沿触发器及常用功能触发器、时序逻辑电路分析 本讲重点 1.边沿 2.同步时序逻辑电路分析方法； 本讲难点 1.边沿D 2.时序逻辑电路多种描述方法和电路的逻辑功能分析； 教学手段 本讲宜于教师讲授为主、与学生互动为辅，用多媒体演示为主、板书为辅。 教学步骤 教学内容 设计意图 表达方式 1．回顾上次课JK触发器内容。 回顾主从JK触发器： 目的：解决主从RS触发器输入信号约束问题。 由于，必然有SR≡0，所以主从JK触发器没有约束问题。 主从JK触发器一次变化问题 CP=1期间，Q=0时J端出现正向脉冲；Q=1时K端出现正向脉冲，触发器的状态只能根据输入端的信号（可能是干扰信号）改变一次的现象称为一次变化现象。 一次变化现象降低了主从JK触发器的抗干扰能力！ 回顾主从JK触发器之后引入新内容，如此处理教学效果会更好。 为了节约课时采用课件PPT演示方式组织教学。 2．提出问题，导入边沿触发器内容进行讨论。 1）为解决基本RS触发器输入信号直接控制输出以及约束问题，一种改进路线是：基本RS触发器→时钟RS触发器→RS触发器→触发器输入信号直接控制输出输入信号约束问题触发器输入信号约束问题输入信号直接控制输出； 触发器D锁存器结构与工作原理。 3.2讲解边沿触发D触发器结构与工作原理。 3.3介绍边沿触发JK触发器原理。 3.4介绍T触发器与T(触发器功能。 1. D锁存器 目的：为了解决输入信号约束问题。 D锁存器只有一个数据输入端D。CP=1时，当D=1输出Q=1；当D=0输出Q=0。当CP=0时，锁存器保持不变。 电路结构： 符号： D锁存器存在空翻现象。 特性方程： 集成D锁存器 2. 边沿触发D触发器 目的：为了消除空翻现象，并且确保无一次变化问题。 3. 边沿触发JK触发器 例1：画出D触发器在给定输入和时钟作用下，对应输入的输出信号波形，设初始状态为Q=0。 例2：画出JK触发器在给定输入和时钟作用下，对应输入的输出信号波形，设初始状态为Q=0。 [课堂练习]单脉冲发生电路如图(a)所示，开关S为常闭开关。CP为时钟，周期为T。设各触发器初始状态为0。请回答： ①在图(b)中画出每按一次开关S（触点分离）Q0和Q1波形； ②求Q0的脉冲宽度tw与CP时钟周期T的关系。 图(a) 图(b) 4. T触发器与T(触发器简介 （1）T触发器 （2）T(触发器 该部分让学生们了解D锁存器原理。 为了节约课时，提高信息量，采用课件PPT演示方式组织教学。 此处提醒：D锁存器存在空翻现象。 此处解释：集成D锁存器可以作为计算机器件，主要是配合CPU使用。 该部分让学生们了解边沿触发D触发器工作原理。 此处强调：边沿触发器，无空翻现象和一次变化问题，是完整解决方案。 此处提醒：实际D触发器都为上跳沿触发的。 该部分让学生们了解边沿触发JK触发器原理。 课堂设计：通过举例解题方式与学生互动式教学。 为了节约课时采用课件PPT演示方式组织教学。 课堂练习：开展与学生互动式教学。 此处需要借助板书讲解。 此处强调：T触发器与T(触发器是原理上的触发器，实际当中没有对应的集成电路，都是由JK触发器或者D触发器转换而来的。 4.小结边沿触发器及常用功能触发器等内容。 1）边沿触发器：时钟边沿控制——CP上升沿（或下降沿）时刻有效。 边沿触发D触发器消除输入直接控制输出无一次变化问题，且对输入信号没有约束。 2）根据逻辑功能不同，时钟触发器可分为： 通过小结，使学生加深对边沿触发器以及常用功能触发器等内容的印象。 5．提出问题，引入时序电路分析内容的讨论。 1）触发器 2） 组合电路：电路的输出只与电路的输入有关，与电路的前一时刻的状态无关。 时序电路： 时序逻辑电路的功能描述 时序逻辑电路的分类 时序逻辑电路的功能描述 2. 时序逻辑电路的分析方法 同步时序逻辑电路的分析 例1：由JK触发器构成的电路如图所示，试分析其逻辑功能。 ①根据逻辑图，写出触发器的时钟方程和驱动方程 触发器的时钟方程： 触发器的驱动方程： 输出方程： ②将触发器的驱动方程代入特征方程（），得到时序逻辑电路的状态方程 ③计算状态转换表并画状态转换图 ④根据状态转换表或状态转换图画时序图 ⑤根据状态转换表、状态转换图和时序图，可以确定该电路为同步4位二进制加法计数器或同步十六进制加法计数器。 例2：分析图示电路，并回答如下问题：（1）画出状态转换图，指出是几进制计数器；（2）该计数器能否自启动？ ①根据逻辑图，写出触发器的驱动方程 ②将触发器的驱动方程代入特征方程，得到状态方程 ③列状态转换表和状态转换图 ④该电路为同步五进制加法计数器。有3个状态不在循环之内，