清华大学计算机原理与数字逻辑2001：924527819.pdf

清华大学 2001 年硕士入学考试 计算机原理试题 试题内容： 一、（10 分）某 RISC 处理机各类指令使用频率和理想 CPI （指令和数据访问Cache 命中率为 100％时的CPI ）如下表所示。而实际测得的指令访问Cache 缺失率（miss rate ）为5 ％，数据访问的Cache 缺失率为 10％，Cache 的缺失损失（miss penalty ） 为 40 个时钟周期。 （1） 该机器在无Cache 缺失（理想情况）时的 CPI 是多少？（3 分） （2 ） 该机器在无Cache 缺失（理想情况）时的速度比有 Cache 缺失时快多 少倍？（7 分） 指令类型 使用频率 CPI ideal ALU 操作 43 ％ 1 Loads 21 ％ 2 Stores 12％ 2 Branches 24 ％ 2 二、（13 分）一台模型机共有 7 条指令，主频 25MHz ，各指令的使用频率与 CPI 如下表所示。该模型机有 8 位和 16 位两种指令字长，采用 2-4 扩展操作码。8 位 字长指令为寄存器（R －R ）二地址类型，16 位字长指令为寄存器－存储器（R － M ）二地址变址寻址类型（-128<=变址范围<=127 ）。 指令（字长） 使用频度 f CPI I1 （8 位） 35% 1 I2 （8 位） 25% 2 I3 （8 位） 20% 2 I4 （16 位） 10% 2 I5 （16 位） 5% 1 I6 （16 位） 3% 2 I7 （16 位） 2% 2 （1） 计算该机的MIPS 速率。（4 分） （2 ） 计算操作码的平均码长。（3 分） （3 ） 该机允许使用多少个可编址的通用寄存器，多少变址寄存器？（3 分） （4 ） 设计该机的两种指令格式，标出各字段位数并给出操作编码。（3 分） 三、（12 分）假设在一个采用组织相联映像方式的 Cache 中，主存有B0～B7 共 8 块组成，Cache 有 C0～C3 共 4 块，组内块数为 2 块。每块的大小为 32 个字节， 采用 FIFO 块替换算法。在一个程序执行过程中依次访问块地址流如下： B1 ，B4 ，B6 ，B3 ，B0 ，B4 ，B6 ，B2 ，B4 ，B5 （1） 写出主存地址的格式，并标出各字段的长度（3 分） （2 ） 写出Cache 地址的格式，并标出各字段的长度（3 分） （3 ） 画出主存与Cache 之间各个块的映像对应关系（3 分） （4 ） 列出程序执行过程中Cache 的块地址流分布情况。并计算 Cache 的块 命中率。（3 分） 四、（15 分）有 4 个中断源 D1 、D2 、D3 、D4 ，它们的中断优先