- 1、本文档共30页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
电子技术综合训练
设计报告
题目: 简易抢答器制作
姓名: 学号:
班级: 电气(七班)
同组成员: 冯建国指导教师:
日期: 2011-12-28
电子技术综合训练任务书 2
2010 年 秋 季学期
学 生 姓 名专 业 方 向题 目 名 称
李志杰
电气工程及自动化
简易抢答器制作
学 号
班 级 电气(七)班
一、设计内容及技术要求:
设计并制作一个简易数字抢答器, 基本要求:
1、抢答组数分为八组,序号分别为S0,S1,S2,S3,S4,S5,S6,S7,优先抢答者按动本组按键,组号立即在LED显示器上显示,同时封锁其它组的按键信号。
2、系统设置外部清除键,按动清除键,LED显示器自动清零灭灯。
3、数字抢答器定时为30S,启动开始键后,要求30S定时器开始工作,发光二极管点亮。
4、抢答者在 30S 内进行抢答,抢答有效,如果 30S 定时到时,无抢答者,则本次抢答无效,系统短暂报警。
5、电源:220V/50HZ 的工频交流电供电;
(注:直流电源部分仅完成设计即可,不需制作,用实验室提供的稳压电源调试,但要求设计的直流电源能够满足电路要求)
6 、 按照以上技术要求设计电路, 绘制电路图, 对设计的电路用 Multisim 或OrCAD/PspiceAD9.2 进行仿真,用万用板焊接元器件,制作电路,完成调试、测试,撰写设计报告。
发挥部分: 自行设计
二、提交成果:
1、设计报告
2、作品
3、电路原理图:要求提交两份,一份为CAD/EDA 软件绘制,另一份为手工绘制,图纸大小自定,但要符合标准,电路图绘制要规范。
三、设计进度:
1、时间:三周
2、进度安排:
第一周 选题,熟悉题目,分析要求,查找资料,选择方案,优化方案,确定原理方框图,单元电路设计,选择元器件;
第二周 进行电路仿真,确定电路原理图,画出电路原理图,购买元器件,焊接电路;
第三周 电路调试,电路测试,绘制电路原理图,完成设计报告,答辩。
指导教师签字:
摘 要
74 系列常用集成电路设计的八路数显抢答器的电路主要由五部分组成:数字抢答电路、译码显示电路、可预置时间的定时电路、报警电路以及秒脉冲产生电路。其中数字抢答电路包括了编码电路和锁存电路,实现了对信号编码和锁存的功能,防止二次抢答的问题;译码显示电路能将抢答到的选手编号直观地显示出来;在定时电路中,主持人可通过时间预设开关预设供抢答的时间,且系统将完成自动倒计时;报警电路则起到声报警功能,当在规定的时间内无人抢答时,系统中的蜂鸣器将发出警报声,提示主持人本轮抢答无效,实现报警功能;秒脉冲产生电路用于为定时电路提供一个频率为 1Hz 的标准时钟信号。该抢答器不仅具有智能化的特点,同时采用数字式显示显得很直观,使得运用范围较广且很方便。
关键词:抢答器 编码 锁存
目 录
— 、 设计任务与要求 4
二、 方案设计选择 5
三、 部分电路工作原理 6
四、 总体电路设计 7
抢答器电路 7
定时电路 10
报警电路 11
时序控制电路 11
五、 实验器材清单 12
六、 总电路原理图 13
七、 课程设计总结 14
八、 参考文献 15
— 、设计任务与要求
抢答器同时供 8 名选手或 8 个代表队比赛,分别用 8 个按钮 S0~S7 表示。
设置一个系统清除和抢答控制开关 S,该开关由主持人控制。
抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在 LED 数码管上显示,同时扬声器发出报警声响提示。选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。
抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如30 秒)。当主持人启动"开始"键后,定时器进行减计时,同时扬声器发出短暂的声响,声响持续的时间 0.5 秒左右。
参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。
如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示 00。
二 方案设计选择
基于单片机 AT89S52 的抢答器硬件设计
硬件部分设计原理
AT89S52 的各引脚功能情况为:P1 口(P1.0~P1.7)8 个引脚,P1.7 为最高位, P1.0 为最低位。在AT89S52 不带片外存储器时,P1 口可作为通用 I /O 口使用, P1.0~P1.7 用于传送 CPU 的输入/输出数据。这时输出数据可以得到锁存,不需外接专用锁存器。输入数据可以得到缓冲,增加了数据输入的可靠性;P37 引脚外接电阻、放大管以及扬声器;RST 复位线,外接电容、电阻。使AT89S52 处于复位工作状态;TXD:串行口数据发送;RXD:串行口数据接收;XMT1
文档评论(0)