实验二半加器全加器.pptx

实验二半加器全加器;1．7400型2输入端四与非门1块 2．7404型六反相器1块 3．7486型2输入端四异或门1块 4．7483型4位二进制加法器2块;7486管脚图如图2-2-1所示;7483管脚图如图2-2-2所示;1．1位半加器 半加器实现两个一位二进制数相加，并且不考虑来自低位的进位。输入是A和B，输出是和S和进位CO。半加器的电路图如图2-2-3所示。其逻辑表达式是：;2．全加器 全加器实现1位二进制数的加法，考虑来自低位的进位，输入是两个一位二进制数A、B和来自低位的进位次CI，输出是S和向高位的进位CO。逻辑表达式是：;3．4位加法器 7483是集成4位二进制加法器，其逻辑功能是实现;复习组合逻辑电路的分析方法，阅读教材中有关半加器和全加器的内容，理解半加器和全加器的工作原理。 熟悉7486、7483等集成电路的外形和引脚定义。拟出检查电路逻辑功能的方法。 3．熟悉BCD码、余3码和二进制码之间的 转换方法。 根据实验内容的要求，完成有关实验电路的设计，拟好实验步骤。 写出预习报告，设计好记录表格。;1．7486型异或门功能测试 图2-2-1中任一个异或门进行实验，输入端接逻辑开关，输出端接LED显示。将实验结果填入表2- 2-2中，并判断功能是否正确，写出逻辑表达式 。 表2-2-2 异或门输入、输出电平关系数据表;2．用异或门构成半加器;3．一位二进制全加器;4． 4位二进制加法器7483功能测试 电路如图2-2-5所示，和分别为2个4位二进制数，令 B3B2B1B0=0110，A3A2A1A0接逻辑开关，输出端接 LED显示，验证7483的逻辑功能，将实验结果填入表2-2-5中。;;*5．二进制加／减运算 用7483二进制加法器可以实现加／减运算 。运算电路如图2-2-6所示，它是由7483及四个异或门构成。 M为加／减控制端，当M＝0时，执行加法 运算 ；当M＝1时，执行减法运算。减法运算结果由FC决定，当FC＝1时表示结果为正，反之结果为负，输出是(A—B)的补码 。 自拟实验表格和数据，验证电路是否正确。;图2-2-6 二进制加／减运算电路;写出一位半加器和一位全加器的逻辑表达式，画出门电路实现的电路符号图。 画出用7483实现余3码加法运算的电路图 ，并说明电路的原理。 整理实验数据、图表，并对实验结果进行分析讨论。 总???组合电路的分析与测试方法。;1. 如何利用7483和门电路实现BCD码加法运算？;感谢您的欣赏实验二半加器全加器;1．7400型2输入端四与非门1块 2．7404型六反相器1块 3．7486型2输入端四异或门1块 4．7483型4位二进制加法器2块;7486管脚图如图2-2-1所示;7483管脚图如图2-2-2所示;1．1位半加器 半加器实现两个一位二进制数相加，并且不考虑来自低位的进位。输入是A和B，输出是和S和进位CO。半加器的电路图如图2-2-3所示。其逻辑表达式是：;2．全加器 全加器实现1位二进制数的加法，考虑来自低位的进位，输入是两个一位二进制数A、B和来自低位的进位次CI，输出是S和向高位的进位CO。逻辑表达式是：;3．4位加法器 7483是集成4位二进制加法器，其逻辑功能是实现;复习组合逻辑电路的分析方法，阅读教材中有关半加器和全加器的内容，理解半加器和全加器的工作原理。 熟悉7486、7483等集成电路的外形和引脚定义。拟出检查电路逻辑功能的方法。 3．熟悉BCD码、余3码和二进制码之间的 转换方法。 根据实验内容的要求，完成有关实验电路的设计，拟好实验步骤。 写出预习报告，设计好记录表格。;1．7486型异或门功能测试 图2-2-1中任一个异或门进行实验，输入端接逻辑开关，输出端接LED显示。将实验结果填入表2- 2-2中，并判断功能是否正确，写出逻辑表达式 。 表2-2-2 异或门输入、输出电平关系数据表;2．用异或门构成半加器;3．一位二进制全加器;4． 4位二进制加法器7483功能测试 电路如图2-2-5所示，和分别为2个4位二进制数，令 B3B2B1B0=0110，A3A2A1A0接逻辑开关，输出端接 LED显示，验证7483的逻辑功能，将实验结果填入表2-2-5中。;;*5．二进制加／减运算 用7483二进制加法器可以实现加／减运算 。运算电路如图2-2-6所示，它是由7483及四个异或门构成。 M为加／减控制端，当M＝0时，执行加法 运算 ；当M＝1时，执行减法运算。减法运算结果由FC决定，当FC＝1时表示结果为正，反之结果为负，输出是(A—B)的补码 。 自拟实验表格和数据，验证电路是否正确。;图2-2-6 二进制加／减运算电路;写出一位半加器和一位全加器的逻辑表达式，画出门电路实现的电路符号图。 画出用7483实现余3码加法运算的电路