数字电路实验3计数器.pdf

实验八 计数器 一、实验目的 1．熟悉由集成触发器构成的计数器电路及其工作原理。 2．熟悉掌握常用中规模集成电路计数器及其应用方法。 二、实验原理和电路 所谓计数，就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑 电路。计数器的应用十分广泛，不仅用来计数，也可用作分频、定时等。 计数器种类繁多。根据计数体制的不同，计数器可分成二进制 （即2”进制） 计数器和非二进制计数器两大类。在非二进制计数器中，最常用的是十进制计数 器，其它的一般称为任意进制计数器。根据计数器的增减趋势不同，计数器可分 为加法计数器—随着计数脉冲的输入而递增计数的；减法计数器—随着计数脉 冲的输入而递减的；可逆计数器—既可递增，也可递减的。根据计数脉冲引入方 式不同，计数器又可分为同步计数器—计数脉冲直接加到所有触发器的时钟脉冲 （CP ）输入端；异步计数器—计数脉冲不是直接加到所有触发器的时钟脉冲 （CP ）输入端。 1.异步二进制加法计数器 异步二进制加法计数器是比较简单的。图 1.8.1(a)是由 4 个 JK （选用双 JK74LS112 ）触发器构成的 4 位二进制（十六进制）异步加法计数器，图 1.8.1(b) 和（c ）分别为其状态图和波形图。 对于所得状态图和波形图可以这样理解：触发器 FF （最低位）在每个计 O 数沿 （CP ）的下降沿 （1 → 0）翻转 ，触发器FF 的 CP 端接 FF 的 Q 端，因 1 0 0 而当 FF （Q ）由1→ 0 时，FF 翻转。类似地，当 FF （Q ）由1→0 时，FF O O 1 1 1 2 翻转，FF （Q ）由1→0 时，FF 翻转。 2 2 3 4 位二进制异步加法计数器从起始态 0000 到 1111 共十六个状态，因此，它是 十六进制加法计数器，也称模 16 加法计数器（模 M=16 ）。 16 15 14 13 12 11 10 9 74LS112 1 2 3 4 5 6 7 8 图8-2 74LS112外引脚接线图 从波形图可看到，Q 的周期是 CP 周期的二倍；Q 是 Q 的二倍，CP 的四 0 1 0 倍；Q 是 Q 的二倍，Q 的四倍，CP 的八倍；Q 是 Q 的二倍，Q 的四倍， 2 1 0 3 2 1 Q 的八倍，CP 的十六倍。所以 Q 、Q 、Q 、Q 分别实现了二、四、八、十 0 0 1 2 3 六分频，这就是计数器的分频作用。 2.异步二进制减法计数器 异步二进制减法计数器原理同加法计数器，只要在图（a ）所示加法计数器 逻辑电路中将低位触发器 Q 端接高位触发器 CP 端换成低位触发器 Q 端接高位 触发器 CP 端即可。 图 1.8.2 为异步二进制减法计数器。 如果有 D 触发器，则可把 D 触发器光转换成 T’触发器，然后根据 74LS74D 触发器是上升沿触发，画出逻辑电路图。用 74LS74 构成的 4 位二进制计数器逻 辑电路如图 1.8.3 所示， 3.其它进制计数器 在很多实际应用中，往往需要不同的计数进制满足各种不同的要求。如电子