高速电路接口电平最佳详解.pdf

⾼⾼速速电电路路接接⼝⼝电电平平最最佳佳详详解解 ⾼速电路 （由于⾼速电路有很多参考资料，本⽂并不侧重全⾯讲 原理、各种匹配和计算⽅法，⽽是侧重评析⼀些⾼速电路的优缺点， 并对常⽤电路进⾏推荐使⽤。） ⼀、⾼速信号简介： 常见的⾼速信号有⼏种：ECL电平、LVDS 电平、CML电平 其中ECL电平根据供电的不同还分为： ECL――负电源供电 （⼀般为－5.2v） PECL――正5V供电 LVPECL――正3v3供电，还有⼀种2.5V供电 ⼀般情况下，常见的⾼速信号都是差分信号，因为差分信号的抗⼲扰能⼒⽐较强，并且⾃⾝产⽣的⼲扰⽐较⼩，能够传输⽐较 ⾼的速率。 ⼆、⼏种常见的⾼速信号： 1、PECL电平 从发展的历史来说，ECL信号最开始是采⽤－5.2V供电的 （为何采⽤负电源供电下⾯会详细说明），但是负电源供电始终存 在不便，后来随着⼯艺⽔平的提升，逐渐被PECL 电平 （5V供电）所替代，后来随着主流芯⽚的低电源供电逐渐普 及，LVPECL也就顺理成章地替代了PECL电平。 PECL信号的输出门特点： A、输出门阻抗很⼩，⼀般只有4～5欧姆左右： a、输出的驱动能⼒很强；直流电流能达到14mA ； b、同时由于输出门阻抗很⼩，与PCB板上的特征阻抗Z0 （⼀般差分100欧姆），相差 甚远当终端不是完全匹配的时候，信号传到终端后必然有⼀定的反射波，⽽反射波传会到源端后，也不能在源端被完全匹配， 这样必然发送⼆次反射。正因为存在这样的⼆次反射，导致了PECL信号不能传输特别⾼的信号。⼀般155M、622M的信号还 都在使⽤PECL/LVPECL信号，到了2.5G以上的信号就不⽤这种信号了。 c、 B、PECL信号的回流是依靠⾼电平平⾯ （即VCC）回流的，⽽不是低电平平⾯回流。所以， 为了尽可能的避免信号被⼲扰，要求电源平⾯⼲扰⽐较⼩。也就是说，如果电源平⾯⼲扰很⼤，很可能会⼲扰PECL信号的信 号质量。 a、这就是ECL信号出现之初为何选⽤负电源供电的根本原因。⼀般情况下，我们认为 GND平⾯是⽐较⼲净的平⾯。因为我们可以通过良好的接地来实现GND的平整 （即⼲扰很⼩）。 b、从这个⾓度来说，PECL信号和LVPECL信号都是容易受到电源 （VCC）⼲扰的，所以 必须注意保证电源平⾯的噪声不能太⼤。 C、对于输出门来说，P/N⼆个管脚不管输出是⾼还是低，输出的电流总和是⼀定的 （即恒 流输出）。恒流输出的特性应该说是所有的差分⾼速信号的共同特点 （LVDS/CML电平也是如此）。这样的输出对电源的⼲ 扰很⼩，因为不存在电流的忽⼤忽⼩的变化，这样对电源的⼲扰⾃然就⽐较⼩。⽽普通的数字电路，如TTL/CMOS 电路，很 ⼤的⼀个弊病就是⼲扰⽐较⼤，这个⼲扰⼤的根源之⼀就是对电源电流的需求忽⼤忽⼩，从⽽导致供电平⾯的凹陷。 D、PECL的直流电流能达到14mA ，⽽交流电流的幅度⼤约为8mA （800mV/100 hm），也就 是说PECL的输出门⽆论是输出⾼电平还是低电平，都有直流电流流过，换⼀句话说PECL 的输出门 （三极管）始终⼯作在放 ⼤区，没有进⼊饱和区和截⾄区，这样门的切换速度就可以做得⽐较快，也就是输出的频率能达到⽐较⾼的原因之⼀。 下⾯是PECL电平的输⼊门结构： 其中分为⼆种：⼀种是有输⼊直流偏置的，⼀种是没有输⼊直流偏置，需要外接直流偏置的。 ⼀般情况下，ECL/PECL/LVPECL信号的匹配电阻 （差分100欧姆）都是需要外加的，芯⽚内部不集成这个电阻。 ⼤家可以看到，VCC-1.3V为输⼊门的中间电平 （即输⼊信号的共模电压），对于LVPECL 来说⼤约为2V ，对于PECL来说为 3.7V。 也就是说，我们要判断⼀个PECL/LVPECL电平输⼊能否被正常接收，不仅要看交流幅度能否满⾜输⼊管脚灵敏度的要求，⽽ 且要判断直流幅度是否在正常范围之内 （即在VCC-1.3V 左右，不能偏得太⼤，否则输⼊门将不能正常接收）。在这⼀点上与 LVDS有很⼤的差别，务必引起注意。 2、CML电平 CML电平是⼀种⽐较简洁的电平，它内置匹配电阻 （输⼊输出都有50欧姆的电阻），这样⽤户使⽤的是否特别简单，不需要 象ECL电平⼀样加⼀堆的偏置电阻和匹配电阻。 CML电平的输出门和输⼊门： A、由于输出门也有50欧姆的匹配电阻，使得⼆次反射信号也能被这个电阻匹配掉， 这样就避免了多次反射导致的信号劣化 （振铃现象）。在这⼀点，与ECL电平相⽐有很⼤的改进，所以CML电平所能⽀持的 速率⽐较⾼， ⼀般情况下，2.5G/10G这样的⾼速信号都是采⽤CML电平来传输，不再采⽤LVPECL