CMOS射频集成电路设计全套教学课件.pptx

目 录;目 录;第1章 绪论;1.1 CMOS技术简介及发展趋势;　　在CMOS电路中,P沟道 MOS管作为负载器件,N 沟道 MOS管作为驱动器件,这就 要求在同一衬底上制造 PMOS管和 NMOS管,因此必须把一种 MOS管做在衬底上,而另一种 MOS管做在高 于 衬 底 浓 度 的 阱 中。按 照 导 电 类 型 来 分,CMOS 电 路 分 为 P 阱 CMOS、N 阱 CMOS和双阱 CMOS电路。本书仅以 P 阱硅栅 CMOS工艺以及双阱硅栅 CMOS工艺为例做简单介绍。;;　　1.P阱硅栅 CMOS工艺和元件形成过程　　典型的 P阱硅栅 CMOS工艺从衬底清洗到中间测试,总共有50多道工序,需要5次 离子注入和10次光刻过程。图1-2 给出了 P阱硅栅 CMOS反相器的工艺制程及芯片剖 面示意图。;;;　　主要工艺步骤如下: 　　(1)光刻1——阱区光刻,刻出阱区注入孔(见图1-2(a))。 　　(2)阱区注入及推进,形成阱区(见图1-2(b))。 　　(3)去除SiO2,长薄氧,长Si3N4(见图1-2(c))。 　　(4)光刻2——有源区光刻,刻出 P管、N 管的源、漏和栅区(见图1-2(d))。 　　(5)光刻3——N 管区光刻,刻出 N 管区注入孔。N 管区注入,以提高场开启电压, 减小闩锁效应及改善阱的接触(见图1-2(e))。 　　(6)长场氧,去除SiO2和 Si3N4(见图1-2(f)),然后长栅氧。 ;　　(7)光刻4——P管区光刻(用光刻1的负版)。P管区注入,调节 PMOS管的开启电 压(见图1-2(g)),然后长多晶硅。 　　(8)光刻5——多晶硅光刻,形成多晶硅硅栅及多晶硅电阻(见图1-2(h))。 　　(9)光刻6—P+ 区光刻,刻去 P+ 区上的胶。P+ 区注入,形成 PMOS管的源、漏区 及 P+ 保护环(见图1-2(i))。 　　(10)光刻7—N+ 区光刻,刻去 N+ 区上的胶(用光刻6的负版)。N+ 区注入,形成 NMOS管的源、漏区及 N+ 保护环(见图1-2(j))。 　　(11)长 PSG(phosphosilicateglass,磷硅酸玻璃)(见图1-2(k))。 ;　　(12)光刻8——引线孔光刻。可先在长磷硅酸玻璃后开第一次孔,然后在磷硅酸玻璃 回流及结注入推进后开第二次孔(见图1-2(l))。 　　(13)光刻9——铝引线光刻。 　　(14)光刻10——压焊块光刻(见图1-2(m))。;　　2. 双阱硅栅 CMOS工艺 　　双阱 CMOS工艺是为 P沟道 MOS管和 N 沟道 MOS管提供各自独立的阱区的工艺。 双阱 CMOS工艺与传统的 P阱 CMOS工艺相比,能做出性能更好的 N 沟道 MOS管,原 因是它具有较低的电容和较小的衬底偏置效应。双阱 CMOS的工艺制程除了阱的形成之 外,其余与 P阱 CMOS的工艺类似,主要工艺步骤如下:;　　(1)光刻1:确定阱区,即有源区的形成。　　典型的阱区表面掺杂浓度为1016~1017cm-3,通常还要求衬底掺杂浓度必须远低于阱 区浓度,一般在1015cm-3数量级。具体步骤如下:　　第一步,对硅晶圆表面进行化学清洗,目的是清除晶圆表面的各种污染物。　　第二步,将晶圆放入一个高温炉管中,在晶圆表面生长一层二氧化硅。例如某个典型 的氧化工艺可以生长约40nm(即400?)的氧化层。 ;　　第三步,将 晶 圆 送 入 第 二 个 炉 管 中,淀 积 一 层 氮 化 硅 (Si3N4 )薄 膜 层 (典 型 厚 度 为80nm)。 　　第四步,在晶圆上淀积一层光刻胶作为掩模。由于光刻胶在室温下是液态的,所以通 常很容易将其旋涂在硅片上。　　(2)P阱注入和选择氧化。首先在晶圆上旋涂一层光刻胶,然后采用第二块光刻掩模 对光刻胶进行曝光处理,以便确定形成P区的位置。利用离子注入技术将硼离子注入P阱 区,然后采用化学方法或者氧等离子体方法去除光刻胶。 ;　　(3)N 阱注入。在晶圆上再旋涂一层光刻胶,然后采用第三块光刻掩模对光刻胶进行曝 光处理,确定 N阱区位置。N阱形成的工艺和P阱的完全相同,只是注入的是磷离子。　　(4)推进,形成 P阱和 N 阱。扩散推进注入的 P阱和 N 阱,其结深要达到几个微米。 磷离子注入完后,将光刻胶去除掉,然后对晶圆进行清洗。　　(5)场区氧化,去除Si3N4及背面氧化层。 　　(6)光刻2,确定需要生长栅氧化层的区域。 　　(7)生长栅氧化层。;　　(8)光刻3,确定 B+ (调整 P沟道器件的开启电压)区域,注入 B+ 。 　　(9)淀积多晶硅,多晶硅掺杂。 　　(10)光刻4,形成多晶硅图形。 　　(11)光