《VERILOG数字系统设计教程》（第二版）.pdf

[General Information] 书名=VERILOG数字系统设计教程 （第二版） 作者=夏宇闻编著 页数=478 出版社=北京市：北京航空航天大学出版社 出版日期=2008 SS号 DX号=000006567448 URL=/bookDetail.js p?dxNumber=000006567448&d=498D76A89BAF50DB1 F5F6698496931B2 第1章 Verilog的基本知识 1.1硬件描述语言HDL 1.2 Verilog HDL的历史 1.2.1什么是Verilog HDL 1.2.2 Verilog HDL的产生及发展 1.3 Verilog HDL和VHDL的比较 1.4 Verilog的应用情况和适用的设计 1.5采用Verilog HDL设计复杂数字电路的优点 1.5.1传统设计方法—电路原理图输入法 1.5.2 Verilog HDL设计法与传统的电路原理图输入法的比较 1.5.3 Verilog的标准化与软核的重用 1.5.4软核、固核和硬核的概念及其重用 1.6采用硬件描述语言（Verilog HDL）的设计流程简介 1.6.1自顶向下（Top-Down）设计的基本概念 1.6.2层次管理的基本概念 1.6.3具体模块的设计编译和仿真的过程 1.6.4具体工艺器件的优化、映像和布局布线 小结 思考题 第2章 Verilog语法的基本概念 概述 2.1 Verilog模块的基本概念 2.2 Verilog用于模块的测试 小结 思考题 第3章 模块的结构、数据类型、变量和基本运算符号 概述 3.1模块的结构 3.1.1模块的端口定义 3.1.2模块内容 3.1.3理解要点 3.1.4要点总结 3.2数据类型及其常量和变量 3.2.1常量 3.2.2变量 3.3运算符及表达式 3.3.1基本的算术运算符 3.3.2位运算符 小结 思考题 第4章 运算符、赋值语句和结构说明语句 概述 4.1逻辑运算符 4.2关系运算符 4.3等式运算符 4.4移位运算符 4.5位拼接运算符 4.6缩减运算符 4.7优先级别 4.8关键词 4.9赋值语句和块语句 4.9.1赋值语句 4.9.2块语句 小结 思考题 第5章 条件语句、循环语句、块语句与生成语句 概述 5.1条件语句if-else语句 5.2 case语句 5.3条件语句的语法 5.4多路分支语句 5.5循环语句 5.5.1forever语句 5.5.2repeat语句 5.5.3while语句 5.5.4for语句 5.6顺序块和并行块 5.6.1块语句的类型 5.6.2块语句的特点 5.7生成块 5.7.1循环生成语句 5.7.2条件生成语句 5.7.3case生成语句 5.8举例