数字秒表课程设计报 -数字秒表课程设计报告 -.doc

数字秒表课程设计报 -数字秒表课程设计报告 -.doc

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
湖北汽车工业学院 课 程 设 计 数字秒表的设计 班级 / 学号 学 生 姓 名 指 导 教 师 概述 在本次设计中由四片74LS161构成计数器来实现秒表的计数功能。由于需要比较稳定的信号,用555定时器与电阻和电容组成的多谐振荡器 图 1 电路的原理框图 电路设计 .555多谐振荡器脉冲时钟信号电路 图3 脉冲时钟信号电路图 当555定时器接成多谐振荡器时可以知道电路的振荡周期为T=(R1+R2)Cln2,振荡频率为f=1/T=1/(R1+R2)Cln2,通过改变R和C的参数即可以改变振荡频率,同时多谐振荡器的占空比为q=T1/T=R1+R2/R1+2R2,而且多谐振荡器只有当高电平内部才是导通的,所以应该使占空比q非常高,假定q=98%,根据计算R1=4.7kΩ,R2=4.7kΩ,C1=1μF,此时的T大约也为0.01s。 2.计数显示电路 图 5 计数显示电路图 74LS161集成芯片为集成4位二进制同步加法计数器,具有异步置0、同步并行置数、计数及保持功能。它有同步置数控制端LOAD,异步清零控制端CLR,工作模式控制端ENP、ENT,时钟输入端CLK,进位输出端RCO,并行数据输入端D~A,计数输出端QD~QA。各控制端控制权的优先级是CLR最高,LOAD其次,最低ENP、ENT。 性能的测试 图 10 脉冲时钟波形测试电路图 图 11 脉冲时钟波形测试显示图 由图11可以看出脉冲时钟的波形周期大约为0.01秒,这符合设计的要求。 2.电路整体性能测试 图 15 计数显示暂停功能测试图 由图12和图13可以看出秒计数显示和分秒计数显示是可以运行的,而由图14和图15可以看出清零功能和暂停功能都是可以运行的,这符合设计的要求。 五、结论 六、性价比 、、、 七、课设体会 参考文献 1.沙占友、李学芝著 . 中外数字万用表电路原理与维修技术.[M]北京:人民邮电出版社,1993年 2.童诗白、华成英主编者 . 模拟电子技术基础. [M]北京:高等教育出版社,2006年 3.戴伏生主编 . 基础电子电路设计与实践 . [M]北京:国防工业出版社,2002年 4.谭博学主编 . 集成电路原理与应用 . [M]北京:电子工业出版社,2003年 数码显示 计数器 脉冲时钟 控制开关

文档评论(0)

cduutang + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

认证主体张**

1亿VIP精品文档免费下

相关文档

相关课程推荐