封装与测试资料.docx

学员作业

课程名称：集成电路封装与测试

作业内容：封装测试及其失效分析

任课教师：张江元

学员姓名：赵常盛

学员学号：51091202108

所在班级：集成电路工程

教师评分：（签名）

封装测试及其失效分析过程中应用的技术分析手段/工具

51091202108赵常盛

前言

随着系统集成度与加工技术的飞速发展，超大规模集成电路(VLSI)测试已经成为一个越来越困难的问题。先进的技术使得人们能以合理的成本快速设计和制造非常复杂的电路，随着产品成本的降低，总成本中测试所占的比重不断增加。为了控制成本，测试工程师在不断改进和组合各种测试方法。但在实际中，VLSI测试技术的发展总是远远落后于设计与制造的发展。一则，ATE(自动测试设备)的发展很难跟得上芯片的发展步伐(系统时钟、信号精度、存储数据量等)；再则，高性能ATE的价格将令人望而却步。因此，我们还可以选择另一个途径，即要求设计工程师在设计电路时就考虑测试的复杂性，设计易于测试的电路，以降低测试的难度，即可测性设计技术。

测试的基本原理是：从输入端施加若干激励信号，观察由此产生的输出响应，并与预期的正确结果进行比较，一致就表示系统正常，不一致则表示系统有故障。显然，测试电路的质量依赖于测试矢量的精度。根据测试的具体目的，VLSI测试可以分为4种类型：(1)特性测试(验证测试)：这种类型的测试在生产之前进行，目的在于验证设计的正确性，并且器件要满足所有的需求规范。需要进行功能测试和全面的AC／DC测试。(2)生产测试：不考虑故障诊断，只做通过、不通过的判决。主要考虑的因素是测试时间即成本。(3)老化测试：在实际应用中。通过测试的芯片有些很快失效，有些则会正常工作很久，老化测试就是通过一个长时间的连续或周期性的测试使不好的器件失效，从而确保通过老化测试后的器件的可靠性。(4)成品检测：在将采购的器件集成到系统之前，系统制造商进行的测试。

测试方法

测试图形生成方法

在生产阶段，为了尽可能防止有缺陷或故障的芯片流入市场，而需要对它们进行的检查。它需要由测试人员利用测试仪对芯片施加激励并分析其响应，来判断芯片是否存在故障。施加什么样的激励，可以使故障激活，同时能在输出端测

模拟和混合信号测试

为了减小封装和装配成本，设计者经常将模拟和数字器件集成在同一新芯片上，但是由于模拟电路参数是连续的范围以及缺乏好的可接受的故障模型，它也不可能像数字电路那样划分为若干个独立的模块分别测试，故模拟测试比数字测试更加困难，混合信号的测试成本成为更严重的问题。

为了满足模拟和混合信号测试需求，IEEE制定了模拟和数模混合信号测试总线标准IEEEl149．4，它同IEEE1149．1标准兼容，一方面实现数模混合芯片之问的导通测试，另一方面也可对数模混合芯片的内部电路以及同其相连的外部元件进行测试。另外，我们也可以采用可测性设计技术来提高测试效率。

当前模拟信号测试主要是采用基于DSP的模拟测试仪施加基于DSP功能测试矢量进行的，但也面临着大量的测试矢量和非常长的测试时间的问题，因此，基于故障模型的模拟电路故障模拟和自动测试矢量生成方法在工业上逐渐被接受。这种基于模型的模拟信号测试获得了缩短测试矢量数的机会，可以作为传统方法的补充。

系统测试

随着集成电路深亚微米制造技术和设计技术的迅速发展，将整个系统集成在一块芯片上(soc)已经成为可能。SOC通常是由来自不同厂商的各种IP核构成，因此它的测试不可能象一般芯片那样整体测试，而是对嵌入其中的各个IP核分别测试。由于存在知识产权的问题，故对SOC的测试逐渐成为其发展的瓶颈。为此，IEEE提出了嵌入式核测试标准P1500，作为IP核开发者和IP核集成者之间的桥梁。

对于IP核的测试，我们可以分为数字逻辑核的测试、存储器核的测试、模拟／混合信号电路核的测试，以及微处理器核的测试。对于不同类型的核都有其特定的内建自测试或边界扫面的可测性设计方案，更有利于我们对核测试的实现。

集成电路测试失效分析方法与应用

这里我们提到的失效分析方法有红外发光显微镜失效分析、电测试失效分析、塑封IC失效分析、芯片剥层技术失效分析、等，我们这里只叙述前面的两种方法。

电测试失效分析

集成电路失效分析中涉及的失效模式一般以电性能功能失效、电性能参数失效比例最大。电性能功能失效主要指开短路失效，逻辑输出不正确或模拟输出错误；电性能参数失效主要指诸如电压、电流、电阻、温度系数、失调电压、开关参数等详细的电参数失效。失效分析的一个重要过程就是故