原创力文档- 1、本文档共2页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，：
74ls161引脚图管脚图介绍：
时钟CP和四个数据输入端P0~P3
清零/MR
使能CEP，CET置数PE
数据输出端Q0~Q3
以及进位输出TC.(TC=Q0·Q1·Q2·Q3·CET)
输入输出
输入
输
出
C CP
L
EP
ET
D
D
D
D
Q
Q
Q
Q
0
Ф
Ф
Ф
Ф
Ф
Ф
Ф
Ф
0
0
0
0
1
↑
0
Ф
Ф
d
c
b
a
d
c
b
a
1
↑
1
0
Ф
Ф
Ф
Ф
Ф
Q
3
Q
2
Q
1
Q
0
1
↑
1
Ф
0
Ф
Ф
Ф
Ф
Q
Q
Q
Q
3 2 1 0
1 ↑ 1 1 1 Ф Ф Ф Ф 状态码加1
74LS161功能表
从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。
161的清除端是异步的。当清除端CLEAR为低电平时，不管时钟端CLOCK状态如何，即可完成清除功能。161的预置是同步的。当置入控制器LOAD为低电平时，在CLOCK上升沿作用下，输出端QA－QD与数据输入端A－D相一致。对于54/74161，当CLOCK由低至高跳变或跳变前，如果计数控制端ENP、
ENT为高电平，则LOAD应避免由低至高电平的跳变，而54/74LS161无此种限
制。 161的计数是同步的，靠CLOCK同时加在四个触发器上而实现的。当ENP、ENT均为高电平时，在CLOCK上升沿作用下QA－QD同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74161，只有当CLOCk为高电平时，ENP、ENT才允许由高至低电平的跳变，而54/74LS161的ENP、ENT跳变与CLOCK无关。 161有超前进位功能。当计数溢出时，进位输出端（RCO）输出一个高电平脉冲，其宽度为QA的高电平部分。在不外加门电路的情况下，可级联成N位同步计数器。对于54/74LS161，在CLOCk出现前，即使ENP、ENT、CLEAR发生变化，电路的功能也不受影响。
管脚图：
引出端符号：
PCO
CLOCKCLEAR
效）ENPENTABCDLOADQA－QD
进位输出端
时钟输入端（上升沿有效）异步清除输入端（低电平有计数控制端
计数控制端
并行数据输入端
同步并行置入控制端（低电平有效）输出端
文档评论（0）