组和逻辑电路.pptVIP

BCD－七段显示译码器 驱动共阴极显示器 驱动共阳极显示器 输出状态为： 高电平或低电平 输出状态为： 低电平或高阻态 亮 灭 亮 灭 n线—2n线译码器有2n个代码组合，包含了n变量函数的全部最小项。即n位二进制译码器给出n变量的全部最小项; 当译码器的使能端有效时，每个输出（一般为低电平输出）对应相应的最小项,即 。 用译码器设计组合逻辑电路 1. 基本原理 将函数的输入变量加至译码器的地址输入端，并在输出端辅以少量的门电路，便可以实现逻辑函数。 译码器的实际应用（三） 例：用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为： ①写出函数的标准与或表达式（最小项之和），并变换为与非-与非形式 ； ②画出用二进制译码器和与非门实现这些函数的接线图。 2.一般步骤： 例：请用一片74HC138译码器和两个多输入与非门构成函数发生器，其输出逻辑函数为： 解：① 先将函数转换成标准与或式，再转化为与非－与非式 逻辑表达式： 如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。 8线—3线优先编码器逻辑电路图 输入：逻辑1(高电平）有效 输出：原码输出 G１、G２、G３门组成控制电路。 ①S′－选通输入端，低电平有效。 ②Y′s－选通输出端，低电平有效。 ③Y′EX－扩展输出端，低电平有效。　 ④I′0～I′7－输入端，低电平有效。 ⑤Y′0～Y′2－输出端，低电平有效。 8线-3线优先编码器74HC148 ～ ：输入，低电平有效。优先级别依次为 ～ ～ ：编码输出端 ：选通输入端； ＝０时，编码， ＝１时，禁止编码。 74HC148 管脚定义： 8线－3线优先编码器74HC148逻辑符号图 输出端被封锁在高电平 ：选通输出端，编码状态下（ =0），若无输入信号， =0 ：扩展端，编码状态下（ =0），若有输入信号， =0 （“电路工作，有编码信号输入”） （“电路工作，无编码信号输入”） 附加输出信号的状态及含意 状态 1 1 不工作 0 1 工作，但无输入 1 0 工作，且有输入 0 0 不可能出现 ' ' EX S Y Y ' ' EX S Y Y 74HC148功能表 输入：逻辑0(低电平）有效 输出：反码输出 注意： 3.二－十进制（BCD）优先编码器 把I0～I9的十个状态分别编码成十个BCD码。其中I9的优先权最高，I0的优先权最低。 输入：逻辑0(低电平）有效 输出：反码输出 注意： 74LS147的功能表 I 1 I 2 I 3 I 4 I 5 I 6 I 7 I 8 I 9 Y 3 Y 2 Y 1 Y 0 × × × × × × × × 0 0 1 1 0 × × × × × × × 0 1 0 1 1 1 × × × × × × 0 1 1 1 0 0 0 × × × × × 0 1 1 1 1 0 0 1 × × × × 0 1 1 1 1 1 0 1 0 × × × 0 1 1 1 1 1 1 0 1 1 × × 0 1 1 1 1 1 1 1 1 0 0 × 0 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 输入 输出 二－十进制（BCD）优先编码器74LS147 I 5 I 4 I 3 I 2 I 1 I 0 I 6 I 7 Y 0 Y 1 Y 2 Y 3 74LS14 7 I 8 I 9 [例4.3.1]：试用两片74LS148接成16线－4线优先编码器，将A0～A15　16个输入信号编为二进制编码Z3Z2Z1Z0=0000～1111。 其中A15的优先权最高，A0的优先权最低。 解：①输入信号需用两片 ②级联问题 高优先级 低优先级 ③输出信号 A15 A8 A7 A0 编码 1 0 Z3 1 1 1 0 0 0 1 1 1 0 0 0 Z2 Z1 Z0 0 1 YEX(1) 74LS148扩展的16线－4线优先编码器 4.3.2、译码器（Decoder） 译码是编码的逆过程，即将具有特定含义的一组代码“翻译”出它的原意的过程叫译码。实现译码功能的逻辑电路称为译码器。数字电路中，常用的译码器有二进制译码器、二－十进制译码器、显示译码器。 一、二进制译码器 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个有效（为1或为0），其余全无效（为0或为1）。 2线－4线译码器： Y 0 Y 1 Y 2 Y 3 A