FPGA开发流程简介课件.pptxVIP

基于FPGA IP核的滤波器设计 2023/10/8 1 主 要 内 容 背景 设计指标 软件设计 硬件实现 参考文献 4q l bmis 2023/10/8 2 一.背景 引信发展趋势 More accurate More ECM resistant More flexible 2000 More functions 1960 2023/10/8 mbisroup 49bm 2012 2010 1995 3 2023/10/17 4 一.背景 调频谐波定距引信原理方框图 nfm+/-fd 边带放大器 二次混频器 振荡器 倍频器 执行级 调制器 混频器 mbisroup 检波 49b 带通滤波器指标如下： 采样率为5MHz, 阻带下截止频率为500KHz 通带下截止频率为595KHz 通带上截止频率为605KHz 阻带上截止频率为700KHz 通带衰减为0.1dB 阻带衰减为60dB 二.设计指标 2023/10/17 5 响 人 bmm mbi sv oao 三.软件设计 1.软件简介 2.IP核介绍 3.开发流程 4.设计步骤 2023/10/17 6 abins ouo 1.软件简介 XILINX Xilinx(赛灵思)是全球领先的可编程 逻辑完整解决方案的供应商，研发、制造并销售应用范围广 泛的高级集成电路、软件设计工具以及定义系统级功能的IP 核。目前Xilinx满足了全世界对 FPGA产品一半以上的需求。 ISE的全称为Integrated Software Environment, 即“集成 软件环境”,是Xilinx公司的硬件设计工具。该平台集成了 从输入、仿真、逻辑综合、布局布线与实现、时序分析、芯 片下载与配置、功率分析等几乎所有设计流程所需工具。 目前官方提供下载的最新版本是14.4 本设计使用的是10.1 2023/10/17 7 三.软件设计 abinss hm ouo nbm aiot ou 1.软件简介 三.软件设计 的 满 回面团团 等 论联就 标题栏 菜单栏 工具栏 工程 管理区 源文件 编辑区 过程 管理区 输出信息 显示区 状态显 示栏 8 cutput [7:0] dout: assign dout[7:0】 -din[7:0]: 2023/10/17 Pisd is Piles Sources for: Implementation mydcmin xc3s1000-4ft256 top (top.sch) XLXI 1- bandpass(bandpass.xco) 13 - div(div.v) (div.v) mydcm (mydcm.xaw) (dale.v) (add.v) 回 Sources Files Snapshots Libraries 工程管理区：提供工程及相关文件的显示与管理功能，主要包 括源代码页面 (Sources)、 文件页面 (Files)、 快照视图( Snapshots) 和库视图 (Libraries)。 其中，源代码视图比较 常用，显示源代码层次；文件页面列出工程包含的所有文件； 快照是当前工程的备份，设计人员可以随时备份，也可以将当 前工程随时恢复到某个备份状态；库视