主章节教师周婷ppt课件.pptxVIP

实验七 计数器功能测试及应用 主讲教师：周婷 实验目的 • 学习用集成触发器构成计数器的方法 • 掌握中规模集成计数器的使用及功能测试方法 • 运用集成计数计构成1/N分频器 实验设备与器件 1、 数电实验箱 2、 双踪示波器 3 、 74LS74 、74LS192、74LS00、74LS20 实验七 计数器功能测试及应用 • • 实验七 计数器功能测试及应用 实验原理 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作 数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有 同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器 和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有 可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都 有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工 作波形图以及引出端的排列，就能正确地运用这些器件。 1、用D触发器构成异步二进制加／减计数器 图6－1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D 触发器接成T触发器，再由低位触发器的 端和高一位的CP端相连接。 图6-1 图6-2 • 图中 —置数端 CPU —加计数端 CPD —减计数端 —非同步进位输出端 —非同步借位输出端 • D0 、D1 、D2 、D3 —计数器输入端 • Q0 、Q1 、Q2 、Q3 —数据输出端 CR—清除端 CC40192 (同74LS192，二者可互换使用)的功能如表6－1，说明如下： • 表6－1 实验七 计数器功能测试及应用 若将图6－1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一 个4位二进制减法计数器。 2、中规模十进制计数器 CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚 排列及逻辑符号如图6－2所示。 实验七 计数器功能测试及应用 图6－6是一个特殊12进制的计数器电路方案。在数字钟里，对时位的计数序列 是1、2、 … 11 ，12、1、 …是12进制的，且无0数。如图所示，当计数到13时，通 过与非门产生一个复位信号，使CC40192(2) 〔时十位〕直接置成0000，而 CC40192(1)，即时的个位直接置成0001，从而实现了1－12计数。 实验内容 1、用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。 • (1) 按图6－1接线， D 接至逻辑开关输出插口，将低位CP0 端接单次脉冲源， 输出端Q3、Q2、Q3、Q0 接逻辑电平显示输入插口，各 D接高电平“1”。 • (2) 清零后，逐个送入单次脉冲，观察并列表记录 Q3~Q0 状态。 • (3) 将单次脉冲改为1HZ的连续脉冲，观察Q3~Q0的状态。 • (4) 将1Hz的连续脉冲改为1KHz，用双踪示波器观察CP、Q3、Q2、Q1、Q0 端波形，描绘之。 • 5) 将图6－1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计 数器，按实验内容2) ，3) ，4)进行实验，观察并列表记录Q3~Q0 的状态。 2、测试74LS192同步十进制可逆计数器的逻辑功能 • 计数脉冲由单次脉冲源提供，清除端CR、置数端 、数据输入端D3 、D2、 D1、D0 分别接逻辑开关，输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显 示输入相应插口A、B、C、D ； 和 接逻辑电平显示插口。按表6－1逐项测试并 判断该集成块的功能是否正常。 • (1) 清除 • 令CR=1，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。 清除功能完成后，置CR＝0 • (2) 置数 • CR＝0 ，CPU ，CPD 任意，数据输入端输入任意一组二进制数，令 = 0，观 察计数译码显示输出，予置功能是否完成，此后置 ＝1。 实验七 计数器功能测试及应用