FPGA习题集及参考答案 .pdfVIP

习题集及参考答案 一、 填空题 1. 一般把 EDA 技术的发展分为（ ）个阶段。 2. FPGA/CPLD 有如下设计步骤：①原理图/HDL 文本输入、②适配、③功能仿真、④综 合、⑤编程下载、⑥硬件测试，正确的设计顺序是①（ ）⑤⑥。 3. 在 EDA 工具中， 能完成在目标系统器件上布局布线的软件称为（ ）。 4. 设计输入完成之后，应立即对 文件进行（ ）。 5. 基于硬件描述语言的数字系统设计目前最常用的设计方法称为 （ ）设计法。 6. 将硬件描述语言转化为硬件电路的过程称为（ ）。 7. IP 核在 EDA 技术和开发中具有十分重要的地位，以 HDL 方式提供的 IP 被称为（ ）IP。 8. SOC 系统又称为（ ）系统。SOPC 系统又称为（ ）系统。 9. 将硬核和固核作为 （ ）IP 核，而软核作为（ ）IP 核。 10. IP 核在 EDA 技术和开发中具有十分重要 的地位，以 HDL 方式提供的 IP 被称为（ ）。 11. HDL 综合器就是逻辑综合的过程， 把可综合的 VHDL/Verilog HDL 转化成硬件电路时 ，包含了三个过程，分别是（ ）、 （ ）、（ ）。 12. EDA 软件工具大致可以由五个模块构成，分别是设计输入编辑器、 （ ）、（ ）、（ ）和（ ）。 13. 按仿真电路描述级别的不同 ，HDL 仿真器分 为（ ）仿真、（ ）仿真、（ ）仿真和门级仿真。 14. 系统仿真分为（ ）、 （ ）和（ ）。 15. （ ）仿真是对设计输入的规范检测，这种仿真通过只能表示 编译通过，说明设计满足一定的语法规范 ，但不能保证设计功能满足期望。 16. （ ） 仿真是对综合后的网表进行的仿真，它验证设计模块的基本逻辑功能，但不带有布局布线 后产生的时序信息 ，是理想情况下的验证。 17. （ ）仿真是布局布线后进行的后仿 真，仿真时考虑了布线延时 ，和芯片实际的工作情况更加接近。 18. 目前 Xilinx 公司生 产的 FPGA 主要采用了 （ ）配置存储器结构。 19. 描述测试信号的变化和测试工程的 模块叫做 （ ）。 20. 现代电子系统设计领域中的 EDA 采用（ ）的设计方法。 21. 有限状态机可分为（ ）状态机和（ ）状态机两类。 22. Verilog HDL 中的端口类 型有三类 ： （ ）、（ ）、输入/输出端口。 23. Verilog HDL 常用两大数据类型 ： （ ）、（ ）。 24. FPGA / CPLD 设计流程为：原理图/HDL 文本输入→ （ ）→综 合→适配→ （ ）→编程下载→硬件测试。 25. （ ）是描述数据在寄存器之间流动和 处理的过程。 26. 连续赋值常用于数据流行为建模，常以（ ）为关键词。 27. Verilog HDL 有两种过程赋值方式：（ ）和（ ）。 28. `timescale 1ns/100ps 中 1ns 代表（ ），100ps 代表（ ）。 29. 未来的集成电路技术的发展趋势，把整上系 统集成在一个芯片上去，这种芯片被称为（ ）。 30. 从互连结构上可将 PLD 分为确定 型和统计型两类。确定型结构的代表是（ ）， 统计型结构代表是（ ） 。 31. CPLD 是由（