STM32F1开发标准教程 课件 ch09实验8——RCC.pptx

实验8——RCC卓越工程师培养系列本书获深圳大学教材出版资助STM32F1开发标准教程 1.RCC功能框图RCC功能框图如图9-1所示，本书中的所有实验均涉及RCC，下面依次介绍高速外部时钟HSE、锁相环时钟选择器和倍频器、系统时钟 SYSCLK 选择器、AHB 预分频器、APB1和APB2预分频器定时器倍频器、ADC预分频器和Cortex 系统时钟分频器。 1.RCC功能框图HSE 是高速外部时钟的缩写，HSE 可以由有源晶振提供，也可以由无源晶振提供，频率范围为4~16MHz。STM32核心板板载晶振为无源8MHz晶振，通过OSC_IN和OSC_OUT两个引脚接入芯片，同时还要配谐振电容。如果选择有源晶振，则时钟从 OSC_IN 接入，OSC_OUT 悬空。1.高速外部时钟 HSE 1.RCC功能框图锁相环时钟PLLCLK由两级选择器和一级倍频器组成。第一级锁相环时钟选择器通过RCC_CFGR的PLLXTPRE选择HSE二分频或HSE作为下一级的时钟输入第二级锁相环时钟选择器通过RCC_CFGR的PLLSRC选择HSE(或HSE 二分频)或HSI二分频(4MHz)作为下一级的时钟输入。本书所有实验均选择 HSE(8MHZ)作为下一级的时钟输入。HSI是内部高速时钟的缩写，由内部RC振荡器产生，频率为8MH，但不稳定。锁相环时钟倍频器通过RCC_CFGR的PLLMUL选择对上一级时钟进行2、3、4、...16倍频输出，由于本书所有实验中 PLLMUL 均为0111，即配置为9倍频，因此，此处输出时钟(PLLCLK)的频率为72MHz。2.锁相环时钟选择器和倍频器 1.RCC功能框图通过RCCCFGR的SW选择系统时钟SYSCLK的时钟源可以选择HSIHSE或PLLCLK作为SYSCLK的时钟源。本书所有实验均选择PLLCLK作为SYSCLK的时钟源由于PLLCLK是72MHz，因此，SYSCLK 同样也是72MHz。AHB 预分频器通过RCC CFGR的HPRE对SYSCLK进行1、2、4、8、16、64、128256或512分频，本书所有实验的AHB预分频器均未对SYSCLK进行分频即AHB时钟依然为72MHz。3.系统时钟SYSCLK 选择器4.AHB预分频器 1.RCC功能框图AHB时钟是APB1和APB2预分频器的时钟输入，APB1预分频器通过RCC_CFGR的PPRE1对AHB 时钟进行1248或16分频APB2预分频器通过RCC_CFGR的PPRE2对AHB 时钟进行1、2、4、8或16分频。本书所有实验的APB1 预分频器均对AHB 时钟进行2分频，APB2预分频器对AHB 时钟未进行分频因此，APB1时钟频率为36MHZ，APB2时钟频率为72MHz。需要注意的是，APB1时钟最大频率为36MHZAPB2时钟最大频率为72MHz。5.APB1和APB2预分频器 1.RCC功能框图STM32有8个定时器其中TIM2~7时钟由APB1时钟提供TIM1和TIM8时钟由APB2时钟提供。当APBx预分频器的分频系数为1时，定时器的时钟频率与APBx时钟频率相等否则，当APBx预分频器的分频系数不为1时，定时器的时钟频率是APBx时钟频率的2倍本书所有实验的APB1预分频器的分频系数均为2，APB2预分频器的分频系数为1，而且APB1时钟频率为36MHzAPB2时钟频率为72MHz因此TIM27的时钟频率为72MHzTIM1和TIM8的时钟频率同样为72MHz。6.定时器倍频器 1.RCC功能框图STM32微控制器的ADC时钟由APB2时钟提供ADC预分频器通过RCCCFGR的ADCPRE对APB2时钟进行246或8分频于APB2时钟是72MHZ而本书最后两个实验(DAC实验和ADC实验)的ADC预分频器的分频因子为6因此，最终的ADC时钟为72MHz/6=12MHz。AHB时钟或AHB时钟经过8分频作为Cortex系统时钟。本书中的SysTick实验使用的即为Cortex系统时钟AHB时钟频率为72MHz，因此，SvsTick时钟频率同样是72MHz或是9MHz。本书所有实验的Cortex 系统时钟频率均默认为72MHz，因此，SysTick 时钟频率也为72MHz。7.ADC预分频器8.Cortex系统时钟分频器 2.RCC部分寄存器RCC_CR的结构、偏移地址和复位值如图9-2所示，对部分位的解释说明如表9-1所示。1.时钟控制寄存器(RCC_CR) 2.RCC部分寄存器RCC_CFGR的结构偏移地址和复位值如图9-3所，对部分位的解释说明如表9-2所示。2.时钟配置寄存器(RCC_CFGR) 2.RCC部分寄存器RCC_CIR的结构、偏移地址和复位值如图9-4所示对部分位的解释说明如表9-3所示。3.时钟中断寄