igb器件栅极短路漏电原因分析.docxVIP

igb器件栅极短路漏电原因分析 0 双极pnp晶体导通压降低 绝缘体双极体群落（igdt）是一种新型的电磁器。根据设备结构，igdt可以对应于n通道的vdmos和pvm两个极的功率输出，形成一个复杂的功率输出，并将输出阻力vmmo、双向pvm晶的输出阻止功能融为一体。具有导致性强、开关损失低、安全操作面积大、应用可靠性强、电流处理能力强等特点。广泛应用于大型能源电子行业，如电源、电源、交流电机、，输出旁道等。它可以提高供电效率，节省大量能源消耗。它是国家鼓励发展的功率装置。 传统的电力电子器件通常是双极型的,其高压大电流是通过纵向结构来实现,对工艺的精细加工要求不高,而新型的电力电子器件LDMOS,VDMOS和IGBT是通过栅极控制大电流,大电流是成千上万个小的MOS管并联而成,任意一个小的MOS单元的失效都会导致整个器件的失效,对制造过程中的工艺管控要求明显提高。栅极漏电是MOS单元参数失效的主要因素,而且器件的功率越大,并联的MOS单元越多,出现栅极漏电的概率就越大,所以在IGBT芯片制造过程中,栅极漏电的控制是IGBT芯片制造的关键技术。 1 关于igbt的工作原理 IGBT为一个n沟道增强型绝缘栅双极晶体管结构,其器件结构如图1所示,IGBT正面与n沟道增强型的VDMOS结构相似,VDMOS结构中 n+区和p+型区短接形成的源区等效于IGBT的发射极;VDMOS的栅极等效于IGBT的栅极;IGBT结构中的p型体区、n-漂移区和n+缓冲区、背面的p+注入区形成pnp三极管,pnp三极管的发射极等效于IGBT的集电极。IGBT背面是pnp三极管的发射极,它向pnp晶体管的n-基区注入空穴,进行电导调制,以降低器件的通态电压,故将p+区称为IGBT的注入区,它是IGBT 特有的功能区。BUS区域是将多条多晶硅栅并联汇总到栅极的区域,BUS区又分为中心区和主结区。 IGBT 的工作原理是当栅极偏压大于开启 电压时,在多晶硅栅下面形成沟道,使 n-MOS管导通,导通电流给pnp晶体管提供基极电流,使pnp晶体管导通,电流从背面集电极流过各元胞的沟道,然后汇集到正面的发射极,形成了发射极-集电极的电流通道,使IGBT 导通。反之在栅极电压达不到开启电压的情况下,多晶硅栅下面的沟道消除,切断pnp晶体管的基极电流,VDMOS和pnp晶体管 进入截止状态,使IGBT 关断。 2 栅极短路模式 从IGBT芯片的结构设计中可以看出,发生栅极漏电的位置可能在元胞区或BUS区域,栅极的漏电问题可以分为两大类:一类是漏电情况比较严重,基本达到测试设备的保护上限,可以称作栅极短路模式;另一类是微漏,漏电情况和测试要求在同一数量级,只是比规格值大一些,可以称作栅极轻微漏电模式。 2.1 器件无输出特性曲线 多晶硅栅极与发射极之间短路,Iges漏电很大,Vge无法形成沟道,此时器件无输出特性曲线。电极间钝化膜异常和表面电极之间漏电是主要原因。 2.1.1 psg膜的密封优化 电极之间钝化膜异常问题主要有:磷硅玻璃(PSG)钝化膜生长过程中形成针孔,在后续光刻中由于光刻版脏、胶面针孔、边胶清洗液飞溅等问题容易在引线孔以外的区域形成针孔。另外PSG膜,在多晶硅栅的边缘覆盖较少或引线孔湿法刻蚀过多等问题,容易破坏电极间钝化膜,形成(G-E)漏电通道。 为了解决PSG钝化层异常导致的漏电问题,PSG膜分2～3次淀积完成或在生长PSG膜之前,先淀积一层不掺杂的氧化硅,减少PSG本身针孔的影响;在孔光刻版的两面同时添加保护膜,光刻胶采用厚胶工艺,减小光刻工艺所致针孔的影响;监控PSG膜的磷含量,确保回流后的台阶覆盖和电极孔湿法刻蚀的速度满足工艺要求。通过以上措施能够有效减少电极间钝化膜的异常,减少GE间短路漏电。 2.1.2 igbt芯片级对制表面电阻 残铝和划伤是造成表面栅极漏电的主要因素,必须从工艺设计、过程管控、结果检查等多方面共同努力,才能有效抑制表面漏电问题的出现。由于IGBT芯片功率比较大,正面电极的金属层比较厚,形成电极的光刻和刻蚀工艺设计要有足够的余量,减少批量生产中出现残铝的几率;在IGBT芯片背面薄片加工过程中,正面电极极易造成划伤,必须采购专用薄片加工的工夹具,对操作员工进行专业的培训,才能有效控制划伤,减少表面电极短路所致的漏电。 2.2 栅极电阻问题 以栅极轻微漏电模式出现的问题原因很复杂,这种漏电一般只发生在极少数元胞区,Iges仅比测试规范大一些,管芯能够开启,输出功能正常,所以漏电发生的点很难找到。可以使用晶体管图示仪放开漏电测试的功率限制,在热成像系统下测试Iges,可以清楚发现漏电位置,如图2所示。 通常造成部分元胞漏电的可能性有如下几个方面,需要在制造过程中注意。 1)多晶硅栅下面氧化层质量的好坏直接决定了栅极漏电问题的严