第三章 内存储器.ppt

第三章 内存储器;本章学习目标;存储器层次结构;3.1 半导体存储器;3.1.1 ROM;3.1.1 ROM;3.可擦可编程ROM（EPROM） 紫外线照射整体擦去，专用编程器写入信息。 写入：D、S加25V，瞬间击穿，电子进入FG，设为“0”， 未写的仍为“1”，无电子，VT不变 读出：D、S加5V，FG无电子，VT＝VT1，G上电压使FAMOS 导通，输出“1”；FG有电子，VT＝VT0，G上电压不能 使FAMOS导通，输出“0”。 擦去：用紫外线通过窗口照射，电子被激发成为光电流泄 漏， 都无电子，恢复为全“1”状态 ;3.1.1 ROM;3.1.1 ROM;4.EEPROM （1）EEPROM芯片的应用特性 电可擦可编程ROM（EEPROM） 字节写入、同时擦除，内部集成了擦除和编程电路. 非易失性，读写与RAM类似，但写入时先擦除，时间稍长。 2817：2K×8b，28脚DIP，地址线A10－A0，数据线I/O7-I/O0， 片选， 输出允许， 写允许， RDY/ 准备好/忙，Vcc，GND，3个引脚NC 2816: 2K×8b，24脚DIP，与2817基本相同。2817有擦写完毕信号端RDY/ ，在擦写操作期间RDY/ 为低电平，全部擦写完毕时，RDY/ 为高电平。 ;3.1.1 ROM;1.基本存储电路 六管静态单元工作原理 4个MOS管交叉耦合成双稳FF 双稳与选通管V5、V6组成存储单元 V5、V6接行选，V7、V8接列选。列选管V7、V8全列共用 R：FF状态由V5、V6传至 和D W：0： ＝1，D＝0，使V1截止，V3导通， ＝1，Q＝0； 　　 1： ＝0，D＝1，使V1导通，V3截止， ＝0，Q＝1;3.1.2 SRAM;3.1.2 SRAM;3.1.2 SRAM;1.DRAM基本存储电路 行选控制V导通、截止，使存储电容Cs与数据线D接通、 断开，控制R/W。 W：D＝1，对Cs充电至高电压； 　 D＝0，Cs放电至低电压。　　　　　　 R：Cs电荷在Cs 、Cn上分配 D上电位相应变化，通过读放电路检出是读“0”或“1”。 电荷重新分配，破坏性读，需要重写。 刷新：Cs容量小，电荷泄漏，2ms内可保持逻辑电 平，2ms必须刷新一次。 ;3.1.3 DRAM;3.1.3 DRAM;3.1.3 DRAM ;3.1.3 DRAM;4164框图;4164引脚排列图;DRAM控制器逻辑框图;3.1.4 RAM新技术;3.1.5 闪存（Flash Memory）;28F020;２．自举块闪存 非对称块结构可独立R/W 自举块：系统自举代码。系统加电，自举程序从自举块拷 到RAM引导 。（顶自举和底自举） 参数块：系统配置表及查找表。 主块：3.3V或5V 自举块应用的数据或代码。 智能电压 自动检测并调整电压至Vpp：5V或12V 写保护 编程电压Vcc：可被封锁、写保护：WP=0。 自动擦除和写入操作 使用CUI、状态寄存器和写状态机实现 。 28F004-B ;3.1.5 闪存;3.2 存储器地址空间的硬件组织 ;3.2.1 16位CPU中存储器地址空间;8086中存储器的组成;3.2.2 32位CPU中存储器地址间的硬件组织 ;对准 非对准;A31～A2， 3～ 0，寻址4GB，4个体Bank3～Bank0 高30位地址（ A31～A2）相同的字和双字是对准字和对准双字，存取需1个总线周期； 非对准字和非对准双字的存取需2个总线周期，第1个总线周期起始于 0=0。;非对准双字的数据传送;3.3 PC/XT存储器子系统 ;3.3.1 和 生成电路; １．PROM：24S10的I/O关系（256X4位的ROM）;２．行选 3～ 0 R/W G1： / 有效 与 C B A i 2A： 无效（非刷新） 1 0 0 0 Bank0 2B： 有效 1 0 1 1 Bank1 （ ） 1 1 0 2 Bank2