如何避免MOSFET常见问题和失效模式.docx

Word PAGE PAGE 1 如何避免MOSFET常见问题和失效模式  今天给兄弟们分享一个infineon的文档《使用功率（MOSFET）进行设计，如何避免常见问题和故障模式》，依然是我觉得比较好的。  ?  下面是正文  1、功率 MOSFET简介  功率 MOSFET 于 20 世纪 70 年代首次推出，并成为世界上应用最广泛的功率晶体管。与双极功率晶体管等老技术相比，它们在线性和开关应用中具有许多优势。这些优势包括极大改进的开关特性、易于并联、没有二次击穿效应以及更宽的安全工作区 (SOA)。MOSFET 属于电压驱动型跨导器件。  构成 MOSFET 管芯的硅的不同掺杂方式将 MOSFET 分成两个技术大类，，即平面型和沟槽型，如 图 1 所示。   功率 MOSFET 管芯由许多并联的独立单元或平面带组成，并通过网状栅极连接在一起。   （英飞凌） Op（ti）MOS 器件基于沟槽技术，而 CoolMOS 器件基于超结技术，它是增强的平面技术，可降低导通电阻并取代旧的 HEXFET 器件。  本应用说明中讨论的主题适用于所有这些硅功率 MOSFET 技术，但可能不适用于其他功率器件和技术，例如 （IGBT）、碳化硅 (SiC) FET 或（氮化镓） (GaN) 高（电子）迁移率（晶体管）（HEMT）。重点将放在 N 沟道增强型器件上，这类器件占所生产功率 MOSFET 的大部分。  虽然功率 MOSFET 最初看起来是简单的三端电压驱动开关器件，但这种想法非常具有误导性。实际上，这些器件很复杂，因此在开始任何设计项目之前，一定要深入了解其基本特性。这将大大减少令人懊恼的故障和电路烧毁！当涉及到功率 MOSFET，或任何其他功率（半导体）器件时，花时间了解以下章节中描述的各个方面，最终都有利于节省设计时间。  2、功率 MOSFET握持和测试  用户与 MOS 栅极晶体管的第一次接触可能是放在他们办公桌上的一包器件。即使在这个阶段，了解一些基本的预防措施也很重要。功率 MOSFET 是具有极高栅极阻抗的 MOS 器件，在握持、测试或安装到电路中时，会因静电放电而损坏。MOSFET 的 （ESD） 损坏通常发生在栅源电压高到足以在栅电介质上产生电弧时。这会在栅极氧化物中烧出一个微小的孔，导致器件在操作过程中立即或随后发生故障。  功率 MOSFET 器件具有足够高的输入（电容）来吸收一些静电荷，而不会过度累积电压。但是，为避免可能出现的问题，以下程序应作为良好方法并尽可能加以遵循：  a、MOS 栅极晶体管应放置在其防静电运输袋或导电泡沫中，或者应放置在金属容器或导电箱中，直  到需要进行测试或连接到电路中时才能取出。操作器件的人员应佩戴良好接地的防静电腕带，尽管  这种额外的预防措施很少是必要的。  b、应握持器件的封装，而非引线。在曲线测量仪或测试电路中测试 MOS 栅极晶体管的（电气）特性时，应注意以下注意事项：  1.测试站应在测试台上使用导电地板和接地防静电垫。  2.将器件插入曲线测量仪或测试电路时，在所有端子牢固连接到电路之前，不应施加电压。  3.使用曲线测量仪时，应在栅极串联电阻，以抑制可能在导线上发生的寄生振荡。合适的电阻值为 100 Ω。  c、下一步是将器件连接到实际电路中。应遵守以下简单预防措施：  1.工作站应使用电气接地的桌面和地板垫。  2.烙铁应接地。  现在，器件已连接到电路中，可以通电了。从这里开始，能否成功应用该器件取决于（电路设计）的完整性，以及是否采取了必要的电路设计预防措施以防止无意中滥用其额定值。  以下章节描述了相关的器件和电路考虑因素，这些因素是可靠、无缺陷设计的关键。  3、反向阻断特性  所有功率 MOSFET 器件都有额定最大反向电压，即 V(BR)DSS。如果漏源电压超过此限制，则会在反向偏置的p-n 结上产生高电场。由于强电离的作用，这些高电场会产生电子-空穴对，它们会出现不受控制的倍增效应，导致载流子浓度进一步增加。这就是雪崩效应，会导致流经器件的（电流）增加，从而导致高功耗、快速升温和潜在的器件损坏。  在超过 MOSFET 的击穿电压时，通常会发生雪崩，这通常是由于非钳位电感开关(UIS) 造成的，其中器件的使用超出了其数据表规范。因此，设计人员应尽一切合理努力避免 MOSFET 工作在雪崩状态。实际上，在大电流应用中，由于 MOSFET 封装和 （PCB） 走线中的寄生电感或变压