- 1、本文档共139页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
LatticeECP3 Family Data Sheet
DS1021 Version 02.8EA, March 2015
Lattice电子元件经销商-深圳市联诠电子科技有限公司
原装正品电子元件经销商:
业务联系 0755
LatticeECP3 Family Data Sheet
Introduction
February 2012 Data Sheet DS1021
Features • Dedicated read/write levelling functionality
• Dedicated gearing logic
Higher Logic Density for Increased System • Source synchronous standards support
Integration — ADC/DAC, 7:1 LVDS, XGMII
• 17K to 149K LUTs
— High Speed ADC/DAC devices
• 116 to 586 I/Os
• Dedicated DDR/DDR2/DDR3 memory with DQS
Embedded SERDES
support
• 150 Mbps to 3.2 Gbps for Generic 8b10b, 10-bit
• Optional Inter-Symbol Interference (ISI)
SERDES, and 8-bit SERDES modes
correction on outputs
• Data Rates 230 Mbps to 3.2 Gbps per channel
Programmable sysI/O™ Buffer Supports
for all other protocols Wide Range of Interfaces
• Up to 16 channels per device: PCI Express, • On-chip termination
SONET/SDH, Ethernet (1GbE, SGMII,
文档评论(0)