第01章单片机基础.pptVIP

P2口—1.作为输入/输出口。 2.作为高8位地址总线。 P3口—P3口为双功能 1.作第一功能使用时，其功能为输入/输出口。 2.作第二功能使用时，每一位功能定义如下表 所示: 第62页，共96页，编辑于2022年，星期五 RD （外部数据存储器读选通信号输入） P3.7 WR （外部数据存储器写选通信号输入） P3.6 T1 （定时器1外部计数脉冲输入） P3.5 T0 （定时器0外部计数脉冲输入） P3.4 P3.3 P3.2 TXD （串行输出线） P3.1 RXD （串行输入线） P3.0 第 二 功 能 端口引脚 INT0（外部中断0输入线） INT1 （外部中断1输入线） 第63页，共96页，编辑于2022年，星期五 4.1.1.2 端口的内部结构 四个端口的一位结构见图5.1，同一个端口的各位具有相同的结构。由图可见，四个端口的 结构有相同之处： 依据每个端口的不同功能，内部结构亦有不同之处，以下重点介绍不同之处。 都有两个输入缓冲器，分别受内部读锁存器和读引脚控制信号的控制。 都有锁存器(即专用寄存器PO～P3) 都是场效应管输出驱动。 第64页，共96页，编辑于2022年，星期五 1.PO口 PO口的输出驱动电路由上拉场效应管T1和驱动场效应T2组成，控制电路包括一个与门， 一个非门和一个模拟开关MUX。 Q 第65页，共96页，编辑于2022年，星期五 PO作I/O口使用 CPU发控制电平“0”封锁与门，使T1管截止，同时使MUX开关同下面的触点接通，使锁存器的 Q 与T2栅极接通。 当CPU向端口输出数据时，写脉冲加在锁存器的 CL上、内部总线的数据经反相，再经T2管反相，PO口的这一位引脚上出现正好和内部总线同相的数据。由于输出驱动级是漏极开路电路(因T1截止)，在作I/O口使用时应外接10K的上拉电阻。 第66页，共96页，编辑于2022年，星期五 当输入操作时，端口中两个三态缓冲器用于读操作。缓冲器2用于读端口引脚的数据。当执行端口读指令时，读引脚脉冲打开三态缓冲器2，于是端口引脚数据经三态缓冲器2送到内部总线。缓冲器1用于读取锁存器Q端的数据。当执行“读-修改-写”指令(即读端口信息，在片内加以运算修改后，再输出到该端口的某些指令如：ANL PO，A指令)，即是读的锁存器Q的数据。 第67页，共96页，编辑于2022年，星期五 这是为了避免错读引脚的电平信号，例如用一根口线去驱动一个晶体管基极，当向口线写“1”，晶体管导通，导通的PN结会把引脚的电平拉低，如读引脚数据，则会读为0 ，而实际上原口线的数据为1。因而采用读锁存器Q的值而避免了错读。究竟是读引脚还是读 锁存器，CPU内部会自行判断是发读引脚脉冲还是读锁存器脉冲，读者不必在意。 应注意 ，当作输入端口使用时，应先对该口写入“1”使场效应管T2截止，再进行读入操作，以防场效应管处于导通状态，使引脚箝位到零，而引起误读。 第68页，共96页，编辑于2022年，星期五 AC（PSW.6） 辅助进位（或称半进位）标志。 当执行加减运算时，其运算结果产生低四位向高四位进位或借位时, AC由硬件置“1”；否则AC位被自动清“0”。 一般在BCD码运算时，系统用于进行十进制调整 Ac AC 第30页，共96页，编辑于2022年，星期五 OV OV（PSW.2） 溢出标志位 它反映运算结果是否溢出，溢出时则由硬件将OV 位置“1”；否则置“0”。只有在补码运算时起作用。 OV 第31页，共96页，编辑于2022年，星期五 溢出和进位是两种不同性质的概念。 溢出是指有正负号的两个数运算时，运算结果超出了累加器以补码所能表示一个有符号数的范围。 而进位则表示两数运算最高位（D7）相加（或相减）有无进位（或借位）。 因此使用时应加以注意。 OV 与 Cy OV与CY 第32页，共96页，编辑于2022年，星期五 F0（PSW.5） 用户标志位。 用户可根据自己的需要对F0位赋予一定的含义，由用户置位或复位，作为软件标志。 SETB F0 ; 置位 CLR F0 ; 复位 相当于高级语言中的逻辑变量 F0 FO 第33页，共96页，编辑于2022年，星期五 P（PSW.0） 奇偶标志位 P标志表明累加器ACC中1的个