基于FPGA的全数字锁相环的设计 通信技术专业.docx

PAGE II 基于FPGA的全数字锁相环的设计 摘 要 伴随当下集成电路体系的迅猛发展， 锁相环当下发展为设计集成电路的主要构成 ，基于此研究其具备显著的现实层面的含义。针对传统类型的锁相环而言，其普遍为数模混合电路，工艺层面其同系统芯片之下的数字电路具备兼容层面的问题，基于此构建同数字电路比较兼容的全数字锁相环（ADPLL）具备一定的价值。构建ADPLL 可应用设计数字电路之中的流程，也就是首先编撰了硬件描述语言，此后综合逻辑，基于此对ADPLL具备极强的可进行移植的属性。 该文章在对锁相环基本原理描述过程中，归纳论述了全数字锁相环下的相关优势，可以了解到对全数字锁相环而言 ，其具