DRAM测试方法、装置、可读存储介质及电子设备与流程_2.docx

PAGE PAGE 1 DRAM测试方法、装置、可读存储介质及电子设备与流程 本创造涉及dram芯片测试领域，尤其涉及一种dram测试方法、装置、可读存储介质及电子设备。背景技术：动态随机存取存储器(dynamicrandomaccessmemory，dram)是当代计算机系统不行或缺的组成部件，分平台可有应用于个人电脑或服务器的双倍速率同步动态随机存储器(doubledatarate，ddr)模组以及应用于嵌入式arm架构的低功耗内存(lowpowerdoubledatarate，lpddr)芯片。lpddr的基本存储单元为cell，计算机及嵌入式系统通过在cell中写入高电平或低电平的方式进行数据存储和读写。另外，由于当前dram为了高效的存取速率接受的是突发读写方式，即读写操作在一个存储阵列中是以突发长度(burstlength，bl)为单位进行的，一次操作多位(如8或16位)列地址的读写，并对每个突发长度里访问由0和1组成的数据。例如定位的地址是0行，突发长度为8bit，那么在0行0列至0行7列这一段空间每一位写入1bit数据，共8bit，其次个突发长度由0行8列至15列，以此类推。当一行的存储位置全部写完时，内存把握器(memorycontroller,mc)定位下一行的地址，连续同样的操作。由于dram内部结构的特性，用来存储信息的存储单元会持续漏电，达到肯定程度时其中的数据会丢失，所以需要在未丢失数据之前对存储单元重新写入当前数据，即刷新(refresh，ref)，若dram正常工作，则刷新之后数据不变，若存在缺陷或处于极端条件下，刷新后数据将消灭变幻。与此同时，制程工艺的影响使得存储单元在读写时有可能造成数据存储故障。存储故障分为单cell和多cell故障。单cell故障主要包括固定故障(stuckatfault，sf)和跳变故障(transitionfault,tf)。对于这两种故障的检测一般通过对待测单元写入1后再写入0然后再读出0，相应的还需要写入0后再写入1然后再读出1来进行检测。多cell的典型故障有：桥连故障(bridgingfault,bf)和耦合故障(couplingfault，cf)。针对这两个故障，传统的检测方式是对地址空间里的存储单元进行升序的写读，再进行降序的写读，检测是否有数据错误。耦合故障在特地状况下比较简洁被激发，其中一种状况就是某个cell处于高电平，但是其四周的cell均为低电平，或是与之相反的某cell处于低电平，但是其四周的cell均为高电平，这种大跨幅的电势差简洁触发故障cell消灭存储错误。目前没有针对这种故障状况的测试手段。技术实现要素：本创造所要解决的技术问题是：供应了一种dram测试方法、装置、可读存储介质及电子设备，能够提高测试dram时故障的掩盖率。为了解决上述技术问题，本创造接受的技术方案为：一种dram测试方法，包括步骤：对待测试的dram进行两轮测试，分别得到第一比较结果和其次比较结果；所述测试包括：对所述待测试的dram写入预设测试数据直至所述待测试的dram的全部存储单元均写入数据；以行为单位对所述待测试的dram进行遍历直至遍历完所述待测试的dram的全部行；对于遍历到的目标行，向与所述目标行相邻的行写入所述预设测试数据的反数，并对所述待测试的dram的整个存储阵列执行刷新操作；读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较；第一轮测试的预设测试数据为其次轮测试的预设测试数据的反数；依据所述第一比较结果和其次比较结果得到所述待测试的dram的测试结果。为了解决上述技术问题，本创造接受的另一种技术方案为：一种dram测试装置，包括：数据读写模块，用于对待测试的dram进行两轮测试，分别得到第一比较结果和其次比较结果；所述测试包括：对所述待测试的dram写入预设测试数据直至所述待测试的dram的全部存储单元均写入数据；以行为单位对所述待测试的dram进行遍历直至遍历完所述待测试的dram的全部行；对于遍历到的目标行，向与所述目标行相邻的行写入所述预设测试数据的反数，并对所述待测试的dram的整个存储阵列执行刷新操作；读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较；第一轮测试的预设测试数据为其次轮测试的预设测试数据的反数；测试模块，用于依据所述第一比较结果和其次比较结果得到所述待测试的dram的测试结果。为了解决上述技术问题，本创造接受的另一种技术方案为：一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述dram测试方法中的各个步骤。为了解决上述技术问题，本创造接受的另一种技术