DRAM测试方法、装置、计算机可读存储介质及电子设备与流程.docx

PAGE PAGE 1 DRAM测试方法、装置、计算机可读存储介质及电子设备与流程 dram测试方法、装置、计算机可读存储介质及电子设备技术领域1.本创造涉及dram芯片测试领域，尤其涉及一种dram测试方法、装置、计算机可读存储介质及电子设备。背景技术：2.动态随机存取存储器(dynamic random access memory，dram)，是当代计算机系统不行或缺的组成部件，分平台可有应用于个人电脑或服务器的双倍速率同步动态随机存储器(double data rate，ddr)模组以及应用于嵌入式arm架构的低功耗内存(low power double data rate，lpddr)芯片。3.lpddr的基本存储单元为cell，计算机及嵌入式系统通过在cell中写入高电平或低电平的方式进行数据存储和读写。cell依据行列方式进行排列，所组成的整列被称为bank(存储体或存储库)，每个lpddr芯片均有多个bank。4.另外，由于当前dram为了高效的存取速率接受的是突发读写方式，即读写操作在一个存储阵列中是以突发长度(burst length，bl)为单位进行的，一次操作多位(如8位、16位或32位)列地址的读写，并对每个突发长度里访问由0和1组成的数据。例如定位的地址是0行，突发长度为8bit，那么在0行0列至0行7列这一段空间每一位写入1bit数据，共8bit，其次个突发长度由0行8列至15列，以此类推。当一行的存储位置全部写完时，内存把握器(memory controller，mc)定位下一行的地址，连续同样的操作。5.在当下dram颗粒的制程故障中，除了单cell的存储故障外，多cell之间相互影响导致的故障占比也很高，检测难度也更大。多cell的典型故障有：桥连故障(bridging fault，bf)和耦合故障(coupling fault，cf)。针对这两个故障，传统的检测方式有两种，一种是对地址空间里的存储单元进行升序的写读，再进行降序的写读，检测是否有数据错误，但是由于单纯的升序和降序读写过于简洁，所以对于故障的掩盖率不高；另一种是通过增加读写的先后挨次以及次数来提高算法的掩盖率，但是也会大大提高算法的时间简单度进而增加测试时间。技术实现要素：6.本创造所要解决的技术问题是：供应了一种dram测试方法、装置、计算机可读存储介质及电子设备，能够提高测试dram时的故障掩盖率。7.为了解决上述技术问题，本创造接受的一种技术方案为：8.一种dram测试方法，包括步骤：9.对待测试的dram进行两轮测试，分别得到第一比较结果和其次比较结果；10.所述测试包括：11.对所述待测试的dram写入预设测试数据直至所述待测试的dram的全部存储单元均写入数据；12.基于预设间隔以预设操作单元为单位通过蛇形路径对所述待测试的dram进行遍历直至遍历完所述待测试的dram的全部存储单元；13.对于遍历到的目标预设操作单元，基于所述预设测试数据向所述目标预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；14.第一轮测试的预设测试数据为其次轮测试的预设测试数据的反数；15.依据所述第一比较结果和其次比较结果得到所述待测试的dram的测试结果。16.为了解决上述技术问题，本创造接受的另一种技术方案为：17.一种dram测试装置，包括：18.数据读写模块，用于对待测试的dram进行两轮测试，分别得到第一比较结果和其次比较结果；19.所述测试包括：20.对所述待测试的dram写入预设测试数据直至所述待测试的dram的全部存储单元均写入数据；21.基于预设间隔以预设操作单元为单位通过蛇形路径对所述待测试的dram进行遍历直至遍历完所述待测试的dram的全部存储单元；22.对于遍历到的目标预设操作单元，基于所述预设测试数据向所述目标预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；23.第一轮测试的预设测试数据为其次轮测试的预设测试数据的反数；24.测试模块，用于依据所述第一比较结果和其次比较结果得到所述待测试的dram的测试结果。25.为了解决上述技术问题，本创造接受的另一种技术方案为：26.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述dram测试方法中的各个步骤。27.为了解决上述技术问题，本创造接受的另一种技术方案为：28.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述dram测试方法中的各个步骤。29.本创造的有益效果在于：30.通过对待测试的dram进行两轮测试，通过两轮测试的比