《微机原理》教学课件 第5章 8086的总线操作.pptVIP

第5章 8086的总线操作;5.1 概 述;基本的总线周期的时序图;基本的总线周期时序分析;需要指出：;一个典型的总线周期序列;3．指令周期;5.1.2 8086/8088引脚信号;5.2 8086的两种模式;8088最小模式图;2．最大模式;8088最大模式图;5.2.2 8086 CPU引脚功能;⑵ A19/S6～A16/S3（输出、三态） 为地址/状态复用引脚线，在总线周期的T1状态，这些引线表示为最高4位地址线(在读/写外设端口时，最高4位地址线不用，故这些引线全为低电平)，在总线周期的其它T状态(T2，T3，TW和T4)时，这些引线作为状态信息。同样需要锁存器对T1状态出现的最高4位地址加以锁存。 状态信息S6总是为低电平。S5反映当前允许中断标志的状态。S4与S3一起指示当前哪一个段寄存器被使用。其规定如表所示。 ;⑶ /S7(输出，三态)为高8位数据总线允许／状态复用引脚。在T1周期时，为 ，与A0结合使用；在其他T状态为S7，在8086中未赋实际意义。 A0 操作 所用引脚 0 0 从偶地址开始读写一个字 AD15～AD0 1 0 从偶地址开始读写一个字节 AD7～AD0 0 1 从奇地址开始读写一个字节 AD15～AD8 从奇地址开始读写一个字，需两个总线周期： 0 1 从奇地址开始读写一个字节 AD15～AD8 1 0 从偶地址开始读写一个字节 AD7～AD0 ;⑷ （输出，三态） 读信号，当其有效时（低电平）表示正在对存储器或I/O端口进行读操作，若M/ 为低电平，表示读取I/O端口的数据；若M/ 为高电平，表示读取存储器的数据。T2、 T3、TW状态有效。 在DMA方式时，此线被浮置为高阻。 ⑸ READY（输入） 为准备就绪信号。是由选中的存储器或I/O端口送来的响应信号，当有效时（高电平），表示被访问的存储器或I/O端口已准备就绪，可完成一次数据传送。CPU在读操作总线周期的T3状诚开始处，采样READY信号，若发现为低电平，则在T1状态结束后，插入等待状态TW。然后在TW开始处，继续采样READY信号，直至变为有效（高电平），才进入T4状态，完成数据传送，以结束总线周期。 ;⑹ （输入）为测试信号，低电平有效。 信号和WAIT指令配合使用。当CPU执行WAIT指令时，CPU处于等待状态，并且每隔5个T对该信号进行一次测试，一旦检测到 信号为低，则结束等待状态，继续执行WAIT指令下面的指令。WAIT指令是使CPU与外部硬件同步的， 相当于外部硬件的同步信号。 ⑺ INTR（输入） 可屏蔽中断请求信号，高电平有效。CPU在执行每条指令的最后一个T状态时，去采样INTR信号，若发现为有效，而中断允许标志IF又为1，则CPU在结束当前指令周期后响应中断请求，转去执行中断处理程序。 ;⑼ RESET（输入） 复位信号，高电平有效。复位时该信号要求维持高电平至少4个时钟周期，若是初次加电，则高电平信号至少要保持50μs。复位信号的到来，将立即结束CPU的当前操作，内部寄存器恢复到初始状态，如表所示。 当RESET信号从高电平回到低电平时，即复位后进入重新启动时，便执行从内存FFFF0H处开始的指令，通常在FFFF0H存放一条无条件转移指令，转移到系统程序的实际入口处。这样只要系统被复位启动，就自动进入系统程序。 ;⑽ CLK（输入） 时钟信号，它为CPU和总线控制电路提供基准时钟。 ⑾ 电源和地 VCC为电源引线，单一的＋5V电源。 引脚1和20为两条GND线，要求均要接地。 ⑿ MN/ （输入） 为最小／最大模式信号。它决定8086的工作模式。将此引线接电源＋5V，则8086工作于最小模式；若此引线接地，则8086工作在最大模式。 ;2. 最小模式下的引脚功能;⑶ （Data Enable，输出，三态） 数据允许信号，在使用8286或74LS245数据收发器的最小模式系统中，在存储器访问周期，I/O访问周期或中断响应周期，此信号有效，用来作为8286或74LS245数据收发器的输出允许信号，即允许收发器和系统数据总线进行数据传送。T2～T4有效。 在DMA方式时，此线被浮置为高阻。 ⑷ DT/ （Data Transmit/Receive，输出，三态） 数据发送/接收控制信号。在使用8286或74LS245数据收发器的最小模式系统中，用DT/ 来控制数据传送方向。DT/ 为低电平，进行数据接收（CPU读），即收发器把系统数据总线上的数据读进来。 当CPU处在DMA方式时，此线浮空。