高精度噪声整形SAR ADC设计.pdf

摘要 现代通信系统中，需要大量使用高精度模数转换器，为了提高集成度，需要面积和功耗尽可能 小。逐次逼近型模数转换器（SAR ADC ）的功耗低、面积小，然而比较器的噪声限制了其精度。Delta- sigma 模数转换器 （delta-sigma ADC ）则是最常用来实现高精度的结构，但是由于该结构中会使用大 量运放，导致其功耗高、面积大。噪声整形逐次逼近型模数转换器（NS SAR ADC ），结合了SAR ADC 功耗低、面积小以及delta-sigma ADC 高精度的优点，是当下高精度模数转换器领域的研究热点。 本文面向现代通信系统，设计一款SNDR 大于75dB、带宽为 12.5MHz 的噪声整形逐次逼近型 模数转换器。在系统结构上，本文兼顾高精度和宽带进行设计，采用两通道交织并结合辅助ADC 的 噪声整形逐次逼近型结构。首先，采用了两通道交织技术以提升带宽，由于使用过采样技术，交织 引入的误差均在带宽外，无需校准。其次，为了进一步提升转换速度，添加了一个四位的辅助ADC 用于获得高四位的量化结果，并被两个主通道共用。此外，在主通道中添加了一位冗余位，用以覆 盖主通道和辅助路径中的不匹配。在电路设计上，本文采用了一个增益相对稳定的余量放大器取代 动态放大器以构造噪声整形函数，从而获得了稳定的噪声整形效果。此外，还设计了SAR ADC 中的 重要电路模块，包括异步时序电路、DAC 电容阵列和全动态比较器等。针对电容失配问题，本文提 出了一种二阶的失配误差整形(Mismatch Error Shaping, MES ）开关算法，通过将前两次低位的比较 结果反馈回当前次输入，实现对电容失配误差的整形，相比于传统的校准算法，该方法逻辑简单， 电路开销少。 本文基于TSMC 40nm CMOS 工艺设计了版图，核心版图面积为0.182 ，并进行了后仿真， 结果表明：在1.1V 电源电压，200MS/s 采样频率，4.69MHz 、±0.8V 输入，并添加噪声的情况下， SNDR 达到79.3dB，即有效位数为12.88bit ，功耗为6.52mW ，FoM 值为172.3dB 。仿真结果满足高 精度ADC 的设计要求。 关键词：噪声整形逐次逼近型模数转换器，高精度，低功耗，冗余 I Abstract In modern communication systems, a large number of high-precision analog-to-digital converters are in demand. In order to increase the integration, the area and power consumption are required to be as small as possible. The successive approximation register analog-to-digital converters (SAR ADC) is low power consumption and small area, but the noise of the comparator limits its resolution. The delta-sigma analog-to- digital converter is the most popular structure for achieving high SNDR. However, it is high power consumption and large area because of a great deal of operational amplifiers used. The noise shaping successive approximation register (NS SAR) ADC combines the advantages of low power consumption, small area of the SAR ADC, and high resolution of the delta-sigma ADC, which att