华北电力大学电子技术基础（数字部分）第五版课件第6章 时序逻辑电路.ppt

第六章 时序逻辑电路 主要内容: 6.1 时序逻辑电路的基本概念 6.2 同步时序逻辑电路的分析 6.3 同步时序逻辑电路的设计 6.4 异步时序逻辑电路的分析 6.5 若干典型的时序逻辑集成电路 作业（新） 6.1.2 6.1.4 6.2.1 6.2.5 6.3.2 6.3.6 6.4.1 6.5.6 6.5.11 6.5.12 6.5.13 6.5.14 6.5.15 6.5.16 6.5.17 6.5.18 6.5.19 作业（旧） 6.1.2 6.1.4 6.2.2 6.2.5 6.2.8 6.3.2 6.3.7 7.1.4 7.1.6 7.1.9 7.1.10 7.1.11 7.1.12 7.1.13 7.1.14 7.1.15 7.1.16 7.1.17 7.1.18 6.1 时序逻辑电路的基本概念 一、 时序逻辑电路的结构及特点 时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的现在的状态有关。 二、时序电路的分类 同步时序逻辑电路 所有触发器接同一个时钟 异步时序逻辑电路 所有触发器不是接同一个时钟 异步脉冲时序逻辑电路 异步电平时序逻辑电路 三、时序逻辑电路功能的描述方法 1.逻辑方程式 2.状态表 ：次态/输出和输入、现态对应取值的表格。 6.2 同步时序逻辑电路的分析 一、分析时序逻辑电路的一般步骤 1．由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）时序电路的输出方程。Mealy .Moore （3）各触发器的驱动方程。 2．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 二、同步时序逻辑电路的分析举例 例 试分析图所示的时序逻辑电路 （3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： （4）作状态转换表及状态图 ①当X=0 时：触发器的次态方程简化为： ②当X=1时：触发器的次态方程简化为： 输出方程简化为： 根据状态表或状态图，给定CP信号和输入信号X可画出在CP脉冲作用下电路的输出信号Z和两个触发器的状态Q1Q0的波形图,假定初态为Q1Q0 =00 计数器概念的理解 3进制计数器有三个状态，也叫模3计数器 几进制计数器有几个状态，也叫模几计数器 计数：计CP脉冲的周期的个数，用电路的不同状态表示已经到来的CP脉冲的周期的个数 在此例题中， CP脉冲的周期的个数只能记忆3个，若想记忆得更多，增加电路的状态，多使用触发器。 在此例题中，当X=0时：Q1Q0 =00表示这是第1个周期的CP脉冲；Q1Q0 =01表示这是第2个周期的CP脉冲；Q1Q0 =10表示这是第3个周期的CP脉冲；当要进入Q1Q0 =10时Z输出=1 当X=1时：Q1Q0 =10表示这是第1个周期的CP脉冲；Q1Q0 =01表示这是第2个周期的CP脉冲；Q1Q0 =00表示这是第3个周期的CP脉冲；当要进入Q1Q0 =00时Z输出=1 CP1=Q0 （当FF0的Q0由0→1时，Q1才可能改变状态。） ②输出方程： ③各触发器的驱动方程： （4）作状态转换图、时序图。 时序逻辑电路的一般分析方法 分析时序逻辑电路的一般步骤 1．由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）时序电路的输出方程。 （3）各触发器的驱动方程。 2．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 6.3 同步时序逻辑电路的设计方法 一、同步时序逻辑电路的设计方法 2．同步计数器的设计举例 例 设计一个同步5进制加法计数器 （4）选择触发器。选用JK触发器。 （5）求各触发器的驱动方程和进位输出方程。 可得各触发器的驱动卡诺图： 利用逻辑分析的方法画出电路完整的状态图。其实只要计算三个没有使用的状态即可 3．一般时序逻辑电路的设计举例 一般的时序逻辑电路具有外部输入信号X，所以设计过程要复杂一些。一定要想清楚：你想使用Mealy还是Moore设计? 连续的01是否需要记忆？ 连续的10是否需要记忆？ 等等 讨论 记忆的历史需要多么长？ 因为要检测3个连续的1，序列长度为3， 对于Mealy型的设计，只要记忆2个时钟周期长的输入信号X的历史就够了，当第3个1到来时，输出信号Z就输出1，已经表明需要的111已经到来，没有