集成电路应用3.ppt

第三章CMOS集成电路使用特点;由于CMOS电路抗浪涌电压和大电流冲击的能力较TTL电路为低；输入端具有高阻抗；阈值电平与TTL电路不同等特点

基于上述几点原因，在应用CMOS集成电路时，电路设计应注意以下几个方面的问题：

输入端和输出端保护；电源；线路板设计；抗干扰与抗静电；温度；与TTL电路的接口等

这些问题有的是基于安全原因，有的是基于信号处理或二者兼而有之。;输入端与输出端保护;电源和去耦;对于有效的电源去耦，去耦电容器对最小的电压变化必须提供电流尖峰在持续时间所需要的电荷。可由下式确定去耦电容器的近似值。

最小的去耦电容取决于可能允许的电压尖峰脉冲，通常限制在400mV。

用陶瓷电容器去耦是最理想的，因为它的串联电感非常低。;线路板设计（一）;7;地线处理;应避免使用如图的跳线把器件的地线或VDD管脚连接到印刷电路板，因为连线电感会在输出端之间产生耦合。一个稳妥的解决办法是用多层印刷电路板，可以用单独的一层作为VDD面或GND面，使电源可以直接接到集成电路的电源脚。在VDD层和GND层之间固有的电容将会降低高频噪声的振幅，这种电容耦合具有不存在电感效应的明显优点，其作用像一个分立的去耦电容器。;线路板设计（二）;抗干扰与防静电;温度影响;CMOS集成电路的接口;一、电源电压相同的接口;TTL、CMOS电路的输入、输出特性参数;HC型高速CMOS集成电路的输入高、低电平范围为电源电压的30%。当VCC=5V时，其高电平输入范围为3.5～5V，低电平输入范围为0～1.5V。

这里讨论的TTL输出驱动高速CMOS是指HC型，驱动HCT型器件的情况将在后面介绍。将TTL的输出电平范围和74HC的输入电平范围进行比较，可以看出低电平匹配而高电平不匹配（不必考虑扇出能力）。为了用TTL输出驱动74HC输入，有两种解决方法：;A.在TTL输出端与VCC之间加接上拉电阻，如图2-29所示。这样可以使TTL的输出高电平升高到接近电源电压，以实现与74HC电路兼容。电阻值要由下式求出：

式中n是TTL驱动74HC的门数（扇动数）。;B.用HCT型器件接口.HCT作为ＴＴＬ和HC的接口器件

开发74HCT型器件的目的之一是把它作为高速CMOS和TTL的接口器件使用。HCT型的输??结构和HC型有一些差别，两者的输入电平范围也不同。当电源电压为5V时，HCT器件输入高电平的最小值为2V，输入低电平最大值为0.8V，与TTL输出电平完全兼容，因此TTL输出可以直接和HCT器件的输入连接而不需要外接上拉电阻，然后再由HCT器件的输出驱动HC器件的输入，如图2-21所示。

用HCT器件接口避免了上拉电阻的缺点，是TTL与HC器件接口的最佳选择。;(2)高速CMOS输出驱动TTL输入

在5V电源电压下，74HC/HCT的输出电平和LSTTL的输入电平如下：

74HC/HCT（输出）LSTTL（输入）

Volmax=0.1VVilmax=0.8V

Vohmin=4.9VVihmin=2V

可见这些电平是兼容的，高速CMOS可以直接驱动TTL。这种接口的唯一限制是高速CMOS的扇出能力。如图2-22所示，当LSTTL的输入为低电平时，从VCC通过R1和D2向高速CMOS的输出电流为Iil，从表2-1可知LSTTL的Iilmax=400μA，74HC标准电路的Iolmax=4mA，可求得扇出数n为：;74HC标准电路的输出可驱动10个LSTTL负载，总线驱动器可驱动15个LSTTL负载。如果需要更大的扇出，可以用几个门并联使用。;

2、高速CMOS与4000系列CMOS电路接口

由于这两个系列都是CMOS电路，在使用同一电源时，输入和输出完全兼容，不需要任何接口电路，可以直接连接。又由于两者的输入电流都很小，都不存在扇出限制的问题。

3、高速CMOS与NMOS器件接口

高速CMOS集成电路的速度与LSTTL电路相仿，因而在以NMOS工艺制作的微处理器、存储器以及其他大规模集成电路的系统中，高速CMOS可能取代双极型外围电路，就会出现高速CMOS与NMOS器件的接口问题。对于微处理器和存储器等大规模集成电路，目前还没有确定的输入、输出规范，大多数采用TTL的规范，因此高速CMOS和NMOS器件接口时可产参考高速CMOS与TTL接口原则。和CMOS器件一样，NMOS器件的输入电流也很小，当用高速CMOS输出驱动NMOS时也没有扇动能力的限制。;二、电源电压不同的接口;

1、高速CMOS与LSTTL接口

74HC集成电路的电源电压范围为2～6V，当它在低于5V的电压下工作时（例如4V），与工作于5V的LSTTL的电源电压就不同。在这种情况下，当LST