数电实验报告模版.doc

Harbin Institute of Technology 数字逻辑电路与系统 课程名称： 数字逻辑电路与系统 院 系： 电子与信息工程学院 班 级： 哈尔滨工业大学 2014年11月 实验二 时序逻辑电路的设计与仿真 3.1 实验要求 本实验练习在 Maxplus II 环境下时序逻辑电路的设计与仿真，共包括6 个子实验，要求如下： 节序 实验内容 要求 3.2 同步计数器实验 必做 3.3 时序电路分析实验 必做 3.4 移位寄存器实验 必做 3.5 三人抢答器实验 必做 3.6 串并转换电路实验 选做 3.7 奇数分频电路实验 选做 3.2 同步计数器实验 3.2.1 实验目的 1. 练习使用计数器设计简单的时序电路 2. 熟悉用MAXPLUS II 仿真时序电路的方法 3.2.2 实验预习要求 1. 预习教材《6-3 计数器》 2. 了解本次实验的目的、电路设计要求 3.2.3 实验原理 计数器是最基本、最常用的时序逻辑电路之一，有很多品种。按计数后的输出数码来分，有二进制及BCD 码等区别；按计数操作是否有公共外时钟控制来分，可分为异步及同步两类；此外，还有计数器的初始状态可否预置，计数长度(模）可否改变，以及可否双向等区别。 本实验用集成同步4 位二进制加法计数器74LS161 设计N 分频电路，使输出信号CPO 的频率为输入时钟信号CP 频率的1/N，其中N=(学号后两位mod8)+8。 3.2.4 实验步骤 1. 打开 MAXPLUS II, 新建一个原理图文件，命名为 EXP3_2.gdf。 2. 按照实验要求设计电路，将电路原理图填入下表。 学号为03，N=3+8=11 N分频电路原理图 新建一个波形仿真文件，命名为 EXP3_2.scf，加入时钟输入信号 CP 及输出信 号 CPO，并点击 MAXPLUS II 左侧工具条上的时钟按钮，将 CP 的波形设置 为周期性方波。 4. 运行仿真器得到输出信号 CPO 的波形，将完整的仿真波形图（包括全部输入 输出信号）附于下表。 N分频电路仿真波形图 3.3 时序电路分析实验 3.3.1 实验目的 练习用 MAXPLUS II 进行时序逻辑电路的分析。 3.3.2 实验预习要求 1. 预习教材《6-3-1 异步二进制计数器》 2. 了解本次实验的目的、电路分析要求 3.3.3 实验原理 分析如下时序电路的功能，并判断给出的波形图是否正确。 3.3.4 实验步骤 1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP3_3.gdf。 2. 将给出的电路图输入MAXPLUS II 的原理图中，其中JK 触发器在MAXPLUSII 中的符号位JKFF。 3. 新建一个波形仿真文件，命名为EXP3_3.scf，加入所有输入输出信号，并按照给出的波形图绘制输入信号CP、RD的波形。 4. 运行仿真器得到输出信号0 1 2 Q ,Q ,Q 的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。 时序电路分析实验波形图 5. 对比实验原理中给出的波形与MAXPLUS II 仿真得出的波形，指出两者的异同，并分析原因。 实验原理中给出的波形是模5的计数器，每当计到5时，系统自动清零，再从0计到5；但仿真出的结果是模3的计数器，每当到5时，系统清零，在清零信号后，系统第二个JK触发器又置位为1，对外输出是010，再从这个数往上计数，进入模3的循环。 经分析，在计数器计到101时，Rd出现负跳变，将系统清零，但由于此时Q0出现了从1到0的变化，相当于给第二个触发器一个时钟跳变沿，使得第二个JK触发器输出又变为1，所以仿真出的结果是0之后，Rd置高之后不是从零开始计数，而是从2开始。 3.4 移位寄存器实验 3.4.1 实验目的 练习使用移位寄存器设计简单的时序电路。 3.4.2 实验预习要求 1. 预习教材《6-4 移位寄存器》 2. 了解本次实验的目的、电路设计要求 3.4.3 实验原理 数据的移位寄存是一种常见的算数和逻辑动作，例如在进行算数的乘法或除 法过程中，就需要将部分积进行先移位，再相加或相减的操作。移位寄存器从结 构上看，是将若干个触发器级联起来，按数据输入方式来分，有串行和并行两种， 而移位方向则有左移和右移之区别，同时数据输出也有并出和串出之分。 请用4 位双向通用移存器74LS194 设计一个序列检测器，功能为：在时钟 CP 的驱动下，数据输入端D 每个时钟周期输入1 bit 二进制数，形成一个二进制 序列，当序列中出现’1011’时，输出端F 输出一个时钟周期的高电平，否则为低 电平。 3.4.4 实验步骤 1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP3_4.gdf。