FPGA_CPLD应用技术（Verilog语言版）全套PPT课件.pptx

FPGA/CPLD应用技术;第一章 认识数字系统设计开发环境;任务1 基于原理图实现的基本门电路设计 ;1) 新建工程;1) 新建工程;1) 新建工程;1) 新建工程;2) 设计输入;2) 设计输入;2) 设计输入;2) 设计输入;3) 工程编译;4) 设计仿真 ;4) 设计仿真 ;4) 设计仿真 ;4) 设计仿真 ;5) 器件编程与配置 ;5) 器件编程与配置 ;5) 器件编程与配置 ;1.1 Quartus II 集成开发环境 ;1.1 Quartus II 集成开发环境 ;1.2可编程逻辑器件基本原理;可编程逻辑器件PLD;PROM： Programmable Read-Only Memory PLA：(Programmable Logic Array)是可编程逻辑阵列的简称，PLA的逻辑结构是基于“与”、“或”表达式的，其内部是由与门、或门、三态门等够成的逻辑阵列。 PAL： Programmable Array Logic GAL：通用阵列逻辑（General Array Logic） EPLD：EPLD (Erasable Programmable Logic Device)是利用CMOS EPROM的技术所制成的一种PAL CPLD：Complex Programmable Logic Devices FPGA: Field Programmable Gate Array即现场可编程门阵列，属于可编程逻辑器件的一种，在20世纪90年代获得突飞猛进的发展，到目前已成为系统设计的主流平台之一。;1.1PLD基本原理;1.2.0输入/反馈缓冲单元表示法;1.2.0PLD与门表示法;1.2.0PLD或门表示法;例：一个PLD异或门电路如图1.1.15所示。图中 ;1.2.1 简单PROM结构;早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。由于结构的限制，它们只能完成简单的数字逻辑功能。 ;1.2.2PAL;1.2.3PLA;1.2.5 产品总结;CPLD 与 FPGA;问题;1.3.1复杂可编程逻辑器件CPLD;CPLD可分为三块结构 宏单元（Marocell) 可编程连线（PIA) I/O控制块 ;CPLD的内部结构（Product-Term);宏单元结构;工艺：CMOS-SRAM 擦除方式：与SRAM相同 基本结构：逻辑单元阵列结构（可编程） 特点：功耗低，集成度高（3万门/片）， 信号传输时间不可预知 next;结构特点 输入/输出模块（IOB）：输入或输出可设置 可编程逻辑模块（CLB）：含组合逻辑和触发器 互连资源（IR）：金属线，可编程接点/开关 利用EPROM存放编程数据;输入/输出模块（IOB）逻辑原理 ;可配置逻辑模块（CLB） 性能特点 设计灵活性强，适用性广 传输延迟时间不定，速度低，保密性 ;查找表（Look-Up-Table)的原理;LUT实现原理;基于LUT的FPGA的结构 ;FPGA应用场合;1.4 可编程逻辑器件开发工具; 1.4.1 开发软件;直观，易于上手 效率高 可读性差 可维护性、可移植性差 一般用于小规模设计 适于新学者与非专业人士;1.4.2 QuartusⅡ设计工具;Xilinx的可编程逻辑器件设计工具 ;（2）综合工具;（2）综合工具;XST（Xilinx Synthesis Technology）是 Xilinx 自主开发的综合工具。XST的一些优化策略是其他综合工具无法比拟的。XST对某些使用到Xilinx 内部核心的设计的综合结果要比其他综合工具优越很多。 ;（3）仿真工具;HDL Bencher是一种根据电路设计输入，自动生成测试激励的工具，它可以把工程师从书写测试激励文件的繁重工作中部分解脱出来。HDL Bencher的Xilinx版本可以支持VHDL语言输入，Verilog HDL语言输入和Xilinx原理图输入等 3种输入方法。将这些设计输入导入到 HDL Bencher中，就能自动生成相应的测试激励文件。;（4）实现工具;1.4 可编程逻辑器件设计流程;标准数字电路设计;复习与习题;Verilog设计基础;HDL的引入;计算机语言;Verilog的功能;美;Verilog的特点;数字电路工程师的工作;Module;;Module定义的主要任务;Verilog基本书写格式;书写内容;2.2 变量和常量;2.2变量的声明;基本变量(信号)类型;简单的例子;变量的赋值;;2.2赋值(assignment)常数;2.2赋值(assignment)表达式结果;在…条件下, 做…;2.3“？：”语句;;练习: lab03;2.4 运算符;1．算术运算