应用HyperLynx解决高速采集板中阻抗匹配的问题.doc

应用HyperLynx解决高速采集板中阻抗匹配的问题. 应用HyperLynx解决高速采集板中阻抗匹配的问题. PAGE / NUMPAGES 应用HyperLynx解决高速采集板中阻抗匹配的问题. 应用 HyperLynx 解决高速采集板中阻抗匹配的问题 本次设计中高速数据采集板的技术指标如下： a) 垂直分辨率 12bit;b) 双通道同时工作交替采样，单通道采样率为 500MSPS;c)有效分辨率位数大于等于 10bits;d) 信噪比 SNR>62dB。该采集板系统的主要器件有 ADC芯片，时钟芯片和通道上的模拟放大器和滤波器。 通过对性能指标的综合分析，我们选择 ADS5463为我们的 ADC芯片，AD9517-3为时钟芯片。数据采集板中遇到的阻抗匹配问题主要集中在这两个芯片上。 ADS5463的采样率为 500MSPS，垂直分辨率为 12bits ，有效分辨位数为 10.5bits 。ADS5463的时钟信号输入幅值范围很宽，输入的时钟信号峰峰值最大可达到 3 伏。 ADS5463的信噪比和时钟信号的幅度、共模电压的大小、温度以及供电电压的纹波等因素有关。其中时钟信号的幅度对信噪比影响较大，时钟信号的峰峰值越高信噪比越高。数据输出的格式为 LVDS电平。 AD9517为可编程的 12 通道的时钟产生器。 AD9517内置有 2GHz的 VCO，可产生最高 800MHz的 LVDS时钟信号以及 1.6GHz 的 LVPECL时钟信号。通过对寄存器的设置可以产生不同电平标准以及不同频率的时钟输出信号。 为了尽量增大 ADS5463的信噪比， AD9517的输出时钟采用 LVPECL电平。LVPECL的信号摆幅为 800mV，输出阻抗很低，因此它有很强的驱动能力。ADS5463的输出为 LVDS电平、 AD9517的输出为 LVPECL电平，二者均为差分信号。为了控制差分线的阻抗并且找到一个良好的端接方案，下面引出差分阻抗 的定义。 差分线的阻抗 对于 FR4材料的边缘耦合微带线，差分阻抗近似为： 式中， Zdiff 表示差分阻抗，单位为 Ω;Z0 表示未耦合时的单端特性阻抗 ;s 表示信号线边沿的间距，单位是 mil;h 表示信号线与返回路径平面间的介 质厚度 ;FR4 介质的介电常数决定了式中的两个系数 0.48 、 0.96 。 对于 FR4材料的边缘耦合带状线，差分阻抗近似为： 式中， FR4介质的介电常数决定了式中的两个系数间总的介质厚度，其余同公式 (1) 。  0.37 、 2.9 ，b 表示平面 传输线中，导线引起的总衰减为： 式中， Len 表示传输线的长度，单位为 in;Z0 表示传输线的特征阻抗，单 位为 Ω ;w 表示线宽，单位为 mil;f 表示正弦波频率分量，单位为 GHz;Acond表 示导线引起的总的衰减，单位是 dB;36 这个参数和 FR4介质的介质耗散因子 tan( δ) 有关， FR4的介质耗散因子 tan( δ ) 为 0.02 。