基于Multisim的数字时钟设计报告.docx

题 目： 数字时钟的设计 课程名称：数字电子技术课程设计 学 院：大数据与信息工程 专 业： 电子科学与技术 年 级： 电技181 姓 名： 王云贵 学 号: 1889000054 指导教师： 郭祥 2020年9月7日 一、概述 数字钟是一种用数字电路技术实现时、分、秒计时的装置，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播。而且与传统的机械钟相比，它具有走时准确、显示直观、无机械传动、无需人的经常调整等优点。数字钟的设计涉及到模拟电子与数字电子技术，其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。现在主要用各种芯片实现其功能，更加方便和准确。Multisim14.0作为一种高效的设计与仿真平台。其强大的虚拟仪器库和软件仿真功能，为电路设计提供了先进的设计理念和方法。 本课题要求设计一个数字电子时钟的控制电路。该电路用于反映电路的时间显示，时钟共有六个显示屏。当电路启动时，以启动时间为初始时间，按正常时间进行计时和报时操作。当需要对时间进行调试的时候需要对时分秒三个部分都进行必要的调时工作。当时间显示为整时（即整点）时需要进行亮灯提示操作。 1.1设计思路 经过以上所述的设计内容及要求的分析，可以将电路分为以下几部分： 1.由秒时钟信号发生器、计时电路和校时电路构成电路。 2.首先由开关控制电路，进而对时间进行调时调分调秒操作，开关电路包括：非门，异或门，与非门，电阻，直流稳压电源。分别控制输出的接通与断开以便达到控制各芯片工作的目的。 3.其次将开关电路输出的信号输入到74LS160芯片分别控制显示时分秒的逐步递增。 4.通过级联将74LS160芯片扩展为24进制和十进制的计数器，秒和分之间，分和时之间的进制为60进制。 5.校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 6.系统应具有整点报时功能，因此，应有译码电路将整点时间识别出来，同时应有报时电路。 7.计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送数码管显示。 1.2主要内容 熟悉Multisim14.0仿真软件的应用；设计一个具有显示、校时、整点报时的数字时钟，能独立完成整个系统的设计；用Multisim14.0仿真实现数字时钟的功能。 二、课程设计任务及要求 2.1设计任务 设计一个数字时钟电路，实现显示时间、调整时间、整点报时功能。 2.2设计要求 设计数字时钟需要有六个显示屏来显示时间，根据课程设计中提出的需求，设计出的时钟电路应当满足如下要求： 1.启动时钟后，时钟可以进行正常的时间按秒增加； 2.时钟可以正常显示信息； 3.时钟的进制正常，即秒与分之间，分与时之间均为六十进制，当表示小时的部分为24时全体清零； 4.时钟可以校准任一时间； 5.时钟具备整点报时功能，即当显示时间为整点时小灯泡亮灯提醒。 三、系统设计 3.1方案论证 根据课程设计中提到的设计要求，结合本学期课程内容及所学，本方案设计了一个“数字电子时钟控制电路”。考虑到“数字电子时钟控制电路”作为数字电子技术课程的基础实践，遂对该设计进行分析后考虑选取片选如下：四位十进制计数器、74LS160、二输入与非门、74LS00,二输入正与门、74LS08，二输入正或、74LS32、非门74LS04、四输入与或门、74LS20、74LS85以及电阻、开关、灯泡。该设计方案主要通74LS160以及该片选的级联构成所需要的进制计数器并通过各型逻辑门芯片向其他位产生进位信号，构成数字时钟的基本功能，数字时钟电路主要由时、分、秒三部分组成，秒时钟电路主要由秒脉冲信号发生器、计数器组成，秒计数周期60s。分时钟电路由计数器组成，计数周期60min。与秒时钟电路不同的是脉冲信号由秒时钟电路提供。时钟电路采用同样的设计，计数周期为24h。 3.2系统设计 根据课程设计题目要求，对该电路控制系统进行一系列设计，说明如下。 图1 时钟电路总设计图 根据各个单元设计，将555定时器构成多谐振荡器、校准电路、60进制电路、24进制电路、开关控制电路、整点报时电路进行整合调试得到上图数字电子钟控制电路。 3.3单元电路设计 3.3.1数字时钟秒脉冲设计 振荡器可由晶振组成，也可由555与RC电路组成的多谐振荡器。由555定时器得到1HZ的脉冲，功能主要时产生标准的脉冲信号和提供功能扩展电路所需要的信号。 图2 脉冲信号产生原理 利用555多谐振荡器，其优点是：555内部的比较器