相位插值型CDR的设计.pdf

目 录 摘 要 i ABSTRACT ii 第一章 绪论 1 1.1 课题研究背景 1 1.2 国内外研究现状 2 1.3 课题的研究内容和工 4 1.4 论文组织 5 第二章 CDR电路的原理分析和结构类型 6 2.1 CDR 电路的工作原理 6 2.2 CDR 电路的性能衡量指标 6 2.2.1 抖动的产生、传输及抖动容限 6 2.2.2 眼图 8 2.2.3 误码率 9 2.3 CDR 电路的基本结构类型 9 2.3.1 基于锁相环型CDR 电路 10 2.3.2 基于延迟锁相环型CDR 电路 11 2.3.3 基于相位选择/相位插值型CDR 电路 11 2.4 本章小结 12 第三章 CDR电路设计与模块级前仿真 13 3.1 结构选择 13 3.2 CDR 电路整体设计 13 3.2.1 设计指标说明 13 3.2.2 系统结构 14 3.3 模块级电路设计与前仿真 15 3.3.1 8 15 基于 相位插值电路 3.3.2 时钟占空比调节环路 21 3.3.3 高速采样电路 24 3.3.4 串并转换和模式转换 28 第 I 页 3.3.5 二阶数字滤波器 33 3.4 本章小节 38 第四章 版图设计与模块级后仿真39 4.1 版图设计流程和注意事项 39 4.1.1 版图设计流程 39 4.1.2 版图设计注意事项 40 4.2 模块级版图实现与后仿真 43 4.2.1 相位插值模块版图设计与后仿真 43 4.2.2 时钟占空比调节模块版图设计与后仿真 45 4.2.3 高速采样模块版图设计与后仿真 47 4.2.4 串并转换和模式转换模块版图设计 48 4.2.5 二阶数字滤波器模块版图设计 49 4.3 CDR 整体版图布局 50 4.4 本章小结 51 第五章 整体仿真与性能分析52 5.1 整体前仿真与后仿真 52 5.2 仿真总结与性能分析 63 第六章 总结与展望65 6.1 论文总结 65 6.2 CDR 进一步研究工作展望 66 致 谢67 参考文献68 作者在学期间取得的学术成果70 第 II 页 表 目 录 表3.1 CDR 工作模式表 14 表3.2 串并转换电路输出数据表 31 表3.3 数字滤波器时序仿真结果表 36 表5.1 不同速率下CDR 数据恢复抖动 64 第 III 页 图 目 录 图1.1 典型SerDes 的结构框图2 图2.1 CDR 电路的功能框图 6 图2.2 时钟抖动