PPT模版可编程逻辑器件概述.ppt

2.1 可编程逻辑器件概述 2.1.1 PLD的发展进程 最早的可编程逻辑器件出现在20世纪70年代初，主要是可编程只读存储器(PROM)和可编程逻辑阵列(PLA)。 一般把超过某一集成度的PLD器件称为CPLD，采用ROM工艺，编程次数在一万次左右； FPGA器件采用逻辑单元阵列结构和静态随机存取存储器工艺，集成度高，可无限次反复编程。 Xilinx公司在1985年推出了世界上第一块现场可编程门阵列(FPGA)器件。 Xilinx系列产品主要性能如表2.2所示。 20世纪90年代初， Lattice公司推出了在系统可编程大规模集成电路（ispLSI），公司成立于1983年，是E2CMOS 技术的开拓者，发明了GAL器件。 Lattice公司目前的pLSI/ispLSI器件主要有6个系列：pLSI/ispLSI1000、2000、3000、5000、6000和8000系列，如表2.3所示。 2.1.2 PLD的种类及分类方法 目前生产PLD的厂家主要有Xilinx、Altera、Atemel、AMD、ATT、Intel、Motorola、TI(Texas Instrument)等。 常见的PLD产品有：PROM、EPROM、EEPROM、PLA、FPLA、PAL、GAL、CPLD、EPLD、EEPLD、HDPLD、FPGA、pLSI、ispLSI、ispGAL和ispGDS等。 1．从结构的复杂程度分类 PLD和复杂PLD(CPLD) 低密度PLD和高密度PLD(HDPLD)。 2．从互连结构上分类 确定型 统计型 3．从可编程特性上分类 从可编程特性上可将PLD分为一次可编程和重复可编程两类。一次可编程的典型产品是PROM、PAL和熔丝型FPGA，其他大多是重复可编程的。 4．从可编程器件的编程元件上分类 最早的PLD器件(如PAL)大多采用的是TTL工艺； 后来的PLD器件(如GAL、EPLD、FPGA及ISP器件)都采用MOS工艺。 2.2 复杂可编程逻辑器件(CPLD)（Complex Programmable Logic Devices） 2.2.1 CPLD的基本结构 CPLD的基本结构由即可编程逻辑宏单元，可编程输入/输出单元和可编程内部连线组成。 1．逻辑阵列宏单元 在较早的CPLD中，由结构相同的逻辑阵列组成宏单元模块。输入项有专用输入端和I/O端组成。 图2.1中，所有竖线为逻辑单元阵列的输入线，每个单元各有9条横向线，称为积项线（乘积项）。 在每条输入线和积项线的交叉处设有一个EPROM单元进行编程。实现输入项与乘积项的连接关系。 1）乘积项数目不同的逻辑阵列单元 图2.2所示是一个具有12个专用输入端和10个I/O端的CPLD，共有10个逻辑阵列单元，分成5个逻辑单元对，各对分别由不同数量的乘积项组成。 2. I/O控制模块 CPLD中的I/O控制模块，基本上每个模块都由输出极性转换电路、触发器和输出三态缓冲器三部分及与它们相关的选择电路所组成。 1）与PAL器件相兼容的I/O模块 如图2.4所示，可编程逻辑阵列中每个逻辑阵列逻辑单元的输出都通过一个独立的I/O控制模块接到I/O端，通过I/O控制模块的选择实现不同的输出方式。 根据编程选择，各模块可实现组合逻辑输出和寄存器输出方式。 2) 与GAL器件相兼容的I/O模块——输出宏单元 如图2.5所示，从逻辑阵列单元输出的积项和首先送到输出宏单元(OMC－Output Macro Cell)的输出极性选择电路，由EPROM单元构成的可编程控制位来选择该输出极性(原码或它的补码)。 每个OMC中还有由EPROM单元构成的两个结构控制位，根据构形单元表，OMC可实现