计算机组成与体系结构 课件 07运算方法与运算器、08指令系统与汇编语言.pptx

运算方法与运算器计算机组成与体系结构定点运算及其运算器定点加减法补码加法：[X?Y]补?[X]补?[Y]补补码减法：[X?Y]补?[X]补?[?Y]补由[Y]补求[?Y]补补：求一个数相反数的补码只需连符号在内依次按位取反，末位加1即可补码加减运算的规则参加运算的操作数用补码表示。补码的符号位与数值位同时进行加运算。若做加，则两数补码直接相加；若做减，将减数补码连同符号位一起按位取反，末位加1，然后再与被减数相加。运算结果即为和/差的补码。溢出所谓溢出是指运算结果超过了机器数能表示的范围结果大于机器所能表示的最大正数，称为上溢结果小于机器所能表示的最小负数，称为下溢溢出检测双符号位法单符号位法全加器(FA)AiSiBiCi+1Ci一位二进制全加器输入输出CiAiBiSiCi+10000000110010100110110010101011100111111全加器(FA)AiSiBiCi+1Ci一位二进制全加器实现基本二进制加减法器一位8421-BCD十进制加法器多位十进制加法器定点乘除法的实现方式软件实现指令系统中无乘除法指令程序实现硬件实现在加/减法器的基础上，增加左移、右移位及其他一些逻辑线路实现乘法，指令系统中设置乘除法指令设置专用的高速阵列乘除运算器，指令系统中设置乘除法指令无符号数乘法被乘数乘数部分积乘积原码一位乘法将被乘数左移一位相加变为部分积与被乘数相加后右移一位将k个部分积同时相加转换为k次“累加与右移”，即每一步只求一位乘数所对应的新部分积，并与原部分积做一次累加，然后右移一次，这样操作重复k次，得到最后的乘积一位乘示例原码一位乘硬件结构图原码一位乘流程Booth算法流程部分积Q0Q－1说明0000?运算开始，初始Q－1＝001010010110＋[－X]补算术右移1101111101101＋[X]补算术右移001111000111110＋[－X]补算术右移0000111111直接算术右移Booth算法举例【例】X＝－5（1011），Y＝－3（1101），用Booth算法求X·Y。解：[－X]补＝0101[X·Y]补＝00001111＝＋15原码两位乘法乘数yn-1yn新的部分积00等于原部分积右移两位01等于原部分积加被乘数后右移两位10等于原部分积加2倍被乘数后右移两位11等于原部分积加3倍被乘数后右移两位原码两位乘法运算规则乘数判断位yn-1yn标志位Cj操作内容000z→2,y→2,Cj保持“0”010z+x→2,y→2,Cj保持“0100z+2x→2,y→2,Cj保持“0”110z-x→2,y→2,置“1”Cj001z+x→2,y→2,置“0”Cj011z+2x→2,y→2,置“0”Cj101z-x→2,y→2,Cj保持“1”111z→2,y→2,Cj保持“1”5×5无符号乘法阵列求补器???????使用求补器实现带符号乘法无符号数除法商除数除数被除数部分余部分余余数定点除法的一般性原则定点小数除法除数≠0|被除数|＜|除数|位数关系被除数2n位除数n位商n位余数n位定点除法运算规则恢复余数法：进行每一步运算时，不论是否够减，都将被除数（或余数）减去除数，若所得符号位为0（即为正数）表明够减，上商1，左移一位再做下一步运算；若余数符号为为1（即为负数）表明不够减，因此上商0，由于已做减法，因此要把除数加回去（恢复余数），然后余数左移一位再做下一步运算。加减交替法：当余数为正时，商1，余数左移一位，减除数；当余数为负时，商0，余数左移一位，加除数。原码加减交替除法硬件结构图原码加减交替除法流程补码加减交替法运算规则[R]补与[y]补商新余数[Ri+1]补同号1[Ri+1]补=2[Ri]补+[-y]补异号0[Ri+1]补=2[Ri]补+[y]补补码加减交替除法流程可控加法/减法单元（CAS）除法阵列ALU控制器标志寄存器寄存器算术/逻辑单元（ALU）算术/逻辑单元（ALU）是计算机实际完成数据算术和逻辑运算的部分，是运算器的核心部件ALU组成需要考虑的问题ALU多功能的实现二进制加减法器只能进行算术运算，而不能进行逻辑运算ALU实现快速运算的方法行波进位速度慢计算的位数与计算时间成正比多功能运算的实现不将输入直接进行全加，而是先组合成由控制参数控制的组合函数，然后再进行全加74181控制参数与输入量S0S1YiS2S3Xi00001010110101101174181功能表74181逻辑表达式化简，得代入一位全加器的逻辑表达式得到先行进位的实现行波进位公式：先行进位公式：将低位进位直接传送到最高进位上去四位先行进位ALU74181（1）四位先行进位ALU74181（2）7418