锁相环常见问题解答.pdf

ADI官网下载了个资料，对于PLL学习和设计来说都非常实用的好资

料，转发过来，希望对大家有帮助〔原

文.analog./zh/content/cast_faq_PLL/fca.html*faq_pll_01〕

参考晶振有哪些要求？我该如何选择参考源？

请详细解释一下控制时序，电平及要求？

控制多片PLL芯片时，串行控制线是否可以复用？

请简要介绍一下环路滤波器参数的设置？

环路滤波器采用有源滤波器还是无源滤波器？

PLL对于VCO有什么要求？以及如何设计VCO输出功率分配器？

如何设置电荷泵的极性？

锁定指示电路如何设计？

PLL对射频输入信号有什么要求？

PLL芯片对电源的要求有哪些？

内部集成了VCO的ADF4360-*，其VCO中心频率如何设定？

锁相环输出的谐波？

锁相环系统的相位噪声来源有哪些？减小相位噪声的措施有哪些？

为何我测出的相位噪声性能低于ADISimPLL仿真预期值？

锁相环锁定时间取决于哪些因素？如何加速锁定？

为何我的锁相环在做上下温试验的时候，出现频率失锁？

非跳频〔单频〕应用中，最高的鉴相频率有什么限制？

频繁地开关锁相环芯片的电源会对锁相环有何影响？

您能控制PLL芯片了么？，R分频和N分频配置好了么？

您的晶振输出功率有多大？VCO的输出功率有多大？

您的PFD鉴相极性是正还是负？

您的VCO输出频率是在哪一点？最低频率？最高频率？还是中间的*一点？VCO的

控制电压有多大？

您的PLL环路带宽和相位裕度有多大？

评价PLL频率合成器噪声性能的依据是什么？

小数分频的锁相环杂散的分布规律是什么？

到底用小数分频好还是整数分频好？

ADI提供的锁相环仿真工具ADISimPLL支持哪些芯片，有什么优点？

分频–获得高精度时钟参考源？

PLL，VCO闭环调制，短程无线发射芯片？

PLL，VCO开环调制？

时钟净化时钟抖动〔jitter〕更小？

时钟恢复〔ClockRecovery〕？

问题：参考晶振有哪些要求？我该如何选择参考源？

答案：波形：可以使正弦波，也可以为方波。

功率：满足参考输入灵敏度的要求。

稳定性：通常用TC*O，稳定性要求2ppm。这里给出几种参考的稳定

性指标和相位噪声指标。

名称频率*围〔MHz〕频率稳定度〔ppm〕相位噪声dBc/Hz10kHz价格

普通晶体振荡器SP*O1~100+/-10~+/-100低

压控晶体振荡器VC*O1~60+/-1~+/-50

温度补偿晶体振荡器

1-60+/-0.1~+/-5

TC*O

压控振荡器VCO宽-110

恒温控制晶体振荡器

10~200.0005~0.01-150,-12010Hz非常高

OC*O

频率*围：ADI提供的PLL产品也可以工作在低于最小的参考输入频率下，

条件是输入信号的转换速率要满足给定的要求。

例如，ADF4106的数据手册要求的最小参考输入信号REFIN为20MHz，

功率最小为-5dBm，这相当于转换速率〔slewrate〕为22.6V/us，峰峰

值为360mV的正弦波。具体计算如下：对正弦波Vp*sin(2*pi*f*t)而言，

转换速率SlewRate=dv/dt|ma*=2*pi*f*Vp。则我们来考察功率为-5dBm

〔50欧姆系统〕〔Vp=180mV〕的信号，其峰峰值为