高速低功耗双尾比较器的设计.docx

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

高速低功耗双尾比较器的设计

任志德淳5春生

【摘要】Inordertooptimizethespeedandpowerofcomparator,anewdoubletailcomparatorhasbeenproposedbasedonanexistingone.Weincreasethespeedofthecomparatorbyadditionalpositivefeedbackpathofcross-cou-pling.Butthenumberofbranchesofthepowertothegroundthenumberofdevicesinthecircuitarereducedtosavepowerconsumption.Simulationresultsshowthatthemaximumoperatingfrequencycanbeprocessedfromtheoriginal1.7GHzto2.5GHz.Thepowerconsumptioncanbesavedsignificantlywiththeincreasingoperatingfre-quency.Whentheoperatingfrequencyisat1.7GHz,theconsumptioncansaveon41.45%,andpowerdelayproductcanincrease62.33%.Theproposedtwo-tailedcomparatorismoresuitableforhigh-speed,low-poweranalog-to-digi-talconversioncircuit.%针对比较器速度和功耗两大指标的优化,对一款新提出的双尾比较器进行了改善和提高。通过增加交叉耦合式的正反馈通路提高了比较器速度,以减少电源到地的支路条数和电路中器件个数来降低功耗。仿真证明,其所能处理的最大输入信号频率从原来的1.7GHz提高到了2.5GHz。随工作频率的逐渐升高,其节省的功耗也越来越大。当工作频率为1.7GHz时,可节省43.94%的功耗,且功耗延时积提高63.7%。此款双尾比较器更适用于高速、低功耗的模数转换电路之中。

【期刊名称】《电子器件》

【年(卷),期】2015(000)006

【总页数】4页(P1312-1315)【关键词】模拟电路设计;双尾比较器;优化设计;高速;低功耗【作者】任志德淳5春生

【作者单位】北京工业大学电子信息与控制工程学院,北京100124;北京工业大

学电子信息与控制工程学院,北京100124【正文语种】中文

【中图分类】TN402

随着人们对便携式电子器件需求的不断增加,对器件的功耗、工作电压、响应速度等性能的要求也越来越严格。器件能工作在低压的优势在于电池的面积和重量均可相对减小,低功耗可延长工作在高频的电池寿命等[1-2]。模数转换器是大多数电子器件中不可或缺的电路模块,比较器却是应用在模数转换器中最基本的一个子模块。比较器的速度、延时、功耗等性能在一定程度上也制约着整个电子器件的性能。

比较器是将模拟信号转换成数字信号的关键模块,它将一个模拟电压信号与一个基准电压相比较,当输入电压大于基准电压时,对应输出二进制数字信号1,反之输出数字0。并且当输入电压的差值增大或者减小时,其输出电压的差值保持恒定不变。由于电路结构的复杂以及MOS器件的不匹配和延时的存在导致了比较器的速度、功耗等重要指标面临着巨大挑战。此外,随着芯片几何尺寸的逐渐减小,低压操作也显得至关重要。然而带有双尾结构的比较器恰能解决以上问题,它在低压应用中具有更好的综合性能。

1双尾比较器

对于一个实际的比较器来说,很难实现满幅输入输出的轨到轨操作,但可利用电容对输入进行简单的去耦来实现轨到轨操作[3],但这种方法不仅增加了生产成本,而且由于其C-V特性中体现出了很强的非线性和很大的噪声干扰,因此这种方法并没有得到广泛应用[4]。图1是一个高速低功耗的双尾比较器[5],这种设计结构避免了基于电容的输入网络,且既能提高电路的驱动能力(提高了电流),又能提高锁存器的再生速度[6]。为获得更大的锁存器再生速度,将两个控制晶体管T9和T10以交叉耦合的方式分别并联在了T8和T11的两边。当时钟为低电平(Clock=0)时,比较器处于复位模式,晶体管T1和T16均处于截止状态以避免产生静态功耗,此时T8和T11导通,可将节点N1、N2

文档评论(0)

suijiazhuang1 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档