- 1、本文档共7页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
计算机专业基础综合计算机组成原理(多层次的存储器)模拟试卷2
(总分:68.00,做题时间:90分钟)
一、单项选择题(总题数:12,分数:24.00)
存储周期是指()。A.存储器的读出时间B.存储器的写入时间
C.存储器进行连续读和写操作所允许的最短时间间隔 √
D.存储器进行连续写操作所允许的最短时间间隔
某单片机字长16位,它的存储容量64KB,若按字编址,那么它的寻址范围是()。A.64K
B.32K √C.64KBD.32KB
某DRAM芯片,其存储容量为512K×8位,该芯片的地址线和数据线数目为()。A.8,512
B.512,8C.18,8D.19,8 √
某计算机字长32位,其存储容量为4GB,若按字编址,它的寻址范围是()。A.1G √
B.4GBC.4GD.1GB
主存储器和CPU之间增加cache的目的是()。A.解决CPU和主存之间的速度匹配问题 √
扩大主存储器的容量
扩大CPU中通用寄存器的数量
既扩大主存容量又扩大CPU通用寄存器数量
双端口存储器()情况下会发生读/写冲突:A.左端口与右端口的地址码不同
B.左端口与右端口的地址码相同 √
C.左端口与右端口的数据码相同D.左端口与右端口的数据码不相同
下列说法中正确的是()。
A.SRAM存储器技术提高了计算机的速度
若主存由ROM和RAM组成,容量分别为2
n和2
m,则主存地址共需n+m位
闪速存储器是一种高密度、非易失性的读/写半导体存储器 √
存取时间是指连续两次读操作所需间隔的最小时间
在cache的地址映射中,若主存中的任意一块均可映射到cache内的任意一块的位置上,则这种方法称为()。
全相联映射 √
直接映射C.组相联映射D.混合映射
下列关于存储系统的描述中正确的是()。A.虚拟存储器技术提高了计算机的速度
若主存由两部分组成,容量分别为2
n和2
m,则主存地址共需要n+m位
闪速存储器是一种高密度、非易失性的只读半导体存储器 √
存取时间是指连续两次读操作所需间隔的最小时间10.下述有关存储器的描述中,正确的是()。
双端口存储器具有分离的读端口和写端口,因而CPU可以同时对其进行读、写操作
存储保护的目的是:在多用户环境中,既要防止一个用户程序出错而破坏系统软件或其他用户程序,又要防止一个用户访问不是分配给他的主存区,以达到数据安全与保密的要求 √
在虚拟存储器中,外存和主存以相同的方式工作,因此允许程序员用比主存空间大得多的外存空间编程
D.CPU中通常都设置有若干个寄存器,这些寄存器与cathe统一编址,但访问速度更高
常用的虚拟存储系统由()两级存储器组成,其中辅存是大容量的磁表面存储器。A.主存—辅存 √
B.cache—辅存C.主存—cache
D.通用寄存器—主存
所对应的物理地址为()。在请求分页存储管理方案中,若某用户空间为16个页面,页长1KB,现有页表如下,逻辑地址0A2C(H)
所对应的物理地址为()。
A.1E2C(H)
B.032C(H)
C.302C(H)
D.0E2C(H) √
二、设计题(总题数:6,分数:12.00)
设有两种flash芯片:128K×8位8片,512K×8位2片。试用这些芯片构成512K×32位的存储器。
正确答案:(正确答案:要设计512K×32位的存储器必须使用给定的全部存储器芯片。方案是:用2片512K
址串联相结合),其中后者使用一片2:4地址译码器。存储器的组织结构如图3.15所示。)×8位的芯片构成存储器的高16位(采用位并联法),用8
址串联相结合),其中后者使用一片2:4地址译码器。存储器的组织结构如图3.15所示。
)
1500150线中与主存有关的有(允许访存,低电平有效),
15
0
0
15
0
线中与主存有关的有
(允许访存,低电平有效),R/
(高电平为读命令,低电平为写命令)。主
~A ,A
为低位),双向数据总线16根(D
~D ),控制总
后的
后的2K×16位存储芯片还需加门电路局部译码。主存储器的逻辑框图如图3.18所示。
)
正确答案:(正确答案:主存地址空间分布如图3.17所示。根据给定条件,选用ROM:8K×16位芯片1片,SRAM:8K×16位芯片3片,2K×16位芯片1片。使用3:8译码器,仅使用输出端,对最存地址空间分配如下:0~8191为系统程序区,由只读存储器芯片组成。8192~32767为用户程序区;最后(最大地址)2K地址空间为系统程序工作区。上述地址为十进制,按字节编址。现有如下存
文档评论(0)