SOC微体系结构设计2022 SOC复习.pdf

SoC复习

考试题型

SOC重点

西安电子科技大学

考试题型

•5道大题

•选择题

•VHDL程序分析

•SOC结构分析设计

•硬件描述语言编程2道

西安电子科技大学

SoC重点

•VHDL语法结构

描述方式、数据对象

并行与串行语句

进程、过程

西安电子科技大学

1.3.1VHDL数据对象

1、Constant（常量）在程序中不可以被赋值

2、Variable（变量）在程序中可以被赋值(用“:=”)

，赋值后立即变化为新值。

3、Signal（信号）在程序中可以被赋值(用“=”)，

但不立即更新，当进程挂起后，才开始更新。

4、File（文件）在程序中实现对文件的写入和读出

操作。

西安电子科技大学

1.4VHDL基本逻辑语句

•Architecture中的语句及子模块之间是并行

处理的

子模块block中的语句是并行处理的

子模块process中的语句是顺序处理的

子模块subprogram中的function和

procedure是顺序处理的

西安电子科技大学

4）顺序执行语句

sequentialstatement

•Wait语句

•If语句

•case语句

•forloop语句

•while语句

西安电子科技大学

5）并行处理语句

concurrentstatement

1、信号赋值操作

2、带条件的信号赋值语句

3、带选择的信号赋值语句

西安电子科技大学

1.5VHDL描述方式

•行为描述

•数据流描述

•结构描述

西安电子科技大学

元件调用

1.元件说明：出现在architecture和begin之间

component＜实体名＞

[generic(＜类属表＞)；]

port(＜端口名＞)；

endcomponent；

2.元件例化：出现在结构体的语句部分

＜标号名＞：＜元件名＞

[genericmap(＜类属关联表＞)]

portmap(＜端口关联表＞)；

西安电子科技大学

元件调用

（2）端口映射语句(portmap)

①位置映射方法

and2端口定义：port(a，b:inbit;c:outbit);

元件例化语句：u1:and2portmap(ina，inb，s1);

即在u1中，ina对应a，inb对应b，s1对应c。

②名称映射方法

u1:and2portmap(a＝＞ina，b＝＞inb，c＝＞s1);

或

u1:a