74ls192简介及简单应用.docx

PAGE 5 74LS192简介及简单应用 目录 TOC \o "1-3" \h \z \u 74LS192简介 1 74LS192基本参数 2 74LS192引脚名称及功能介绍 2 74LS192功能表 3 74LS192简单应用（两位计数器设计） 3 74LS192简介 74LS192是同步增/减十进制计数器。芯片具有独立的增计数和减计数控制端口，在任意一种计数模式（增计数或减计数）中，都可以进行另外一种计数，也就是说增计数和减计数可以在同一个电路中进行。芯片的输出随着输入端口的高低电平的变化而变化。该芯片具有双列直插以及贴片等形式的封装。该芯片的俯视图如图1所示。 图1 增计数引脚以及减计数引脚的输入电平为该芯片提供了时钟输入，该芯片无需额外的时钟逻辑信号输入，因此使用该芯片可以简化外围电路。该芯片可以从外部载入数据，并从该数据开始计数因此该芯片可以用于可编程的计数器设计电路中。 74LS192基本参数 1.芯片的功耗约为95mW 2.芯片计数的最高频率为40MHz 3.可以同时进行增/减计数 4.可主动复位以及载入数据 74LS192引脚名称及功能介绍 VCC：电源+引脚 GND：电源-引脚 P0，P1，P2，P3：数据输入引脚。通过上述引脚向74LS192输入数据，其中P0为最低位，P3为最高位，且输入的数据以二进制的形式输入。 Q0，Q1，Q2，Q3：数据输出引脚。芯片通过上述引脚以二进制的形式向外输出计数的数据，其中Q0为最低位，Q3为最高位。 CPU：增计数输入脉冲引脚，通过该引脚输入脉冲可以实现增计数。 CPD：减计数输入脉冲引脚，通过该引脚输入脉冲可以实现减计数。 PL：载入数据引脚。该引脚可以控制芯片从数据输入引脚读入数据。 MR：复位引脚。该引脚可以控制芯片的对输出的数据进行复位，即输出数据为0。 TCU：加进位标志引脚。当加计数出现进位（从9到10）时，该引脚出现一次低电平。 TCD：减进位标志引脚。当减计数出现借位（从0到9）时，该引脚出现一次低电平。 74LS192功能表 通过前面的介绍我们知道，74LS192具有增计数、减计数、复位以及载入数据的功能，那么如何通过引脚实现上述功能呢，可以按照下表设置每个引脚的电平状态，从而实现不同的功能。 其中复位模式为输出数据为0，且在复位模式下，增减计数都无效。加载数据模式为输出数据直接等于输入端的数据。 MR PL CPU CPD 模式 H X X X 复位 L L X X 加载数据 L H H H 计数状态不变 L H 上跳沿 H 增计数 L H H 上跳沿 减计数 注：表中H代表高电平，L代表低电平，X为任意电平 74LS192简单应用（两位计数器设计） 下面我们通过74LS192来设计一个两位的计数器，通过该计数器的设计，进一步理解74LS192的应用。设计的系统电路如图2所示。 说明：图2是仿真原理图，在仿真原理图中，引脚的名称与说明书中的名称稍微有一点不同。在图2中，D0-D3为数据输入引脚（对应前文中的P0-P3），UP为增计数输入脉冲引脚（对应前文中的CPU），DN为减计数输入脉冲引脚（对应前文中的CPD）。 图2 在本设计中，无需载入数据，也没有增加复位功能，因此直接将两片74LS192的PL引脚以及MR引脚分别连接至VCC以及GND，两片74LS192的输入端都未连接外围电路。读者参照上述电路可以很容易拓展更多位的计数器，拓展百位以及以后的显示电路可以参照十位的连接方法，机械的向后进行级连即可，同时读者还可以为该计数器增加清零的功能，由于篇幅的限制，笔者在这里就不再演示了，读者可以自行设计增加。 在电路中，第一片74LS192的增计数脉冲输入引脚以及减计数脉冲输入引脚连接了上拉电阻，当没有按键按下时，该两引脚为高电平状态，即保持输出状态不变。当有按键按下并松开时，可以在对应引脚产生一个上跳沿，从而实现增计数或减计数。 图2中的两个输出端分别连接了两个以BCD码驱动的数码管，该数码管的特点是，显示4个引脚的BCD码的数值。74LS192输出的数据直接被该数码管显示出来。 当控制个位的74LS192（图2中的U1）产生进位后，会通过U1的TCU输出一个脉冲，该脉冲被输入至U2，即U2产生一个加计数，从而达到进位的目的。而如果减计数，当出现借位时，U1会自动通过TCD向U2输出一个脉冲，从而实现向U2借位。