一种实用的VXI总线寄存器基接口电路的设计.doc

一种合用的VXI总线寄存器基接口电路的设计 大纲在介绍总线协议的基础上，经过对器件寻址、端口地址译码、总线仲裁和中断仲裁等几部分工作原理的解析，提出了一种寄存器基接口电路的实现方法，并给出了用可编程逻辑器件实现的过程。 该接口电路已在多种寄存器基器件中获得应用。 要点词总线寄存器基地址更正码 总线是一种完好开放的、合用于各仪器生产厂家成为高性能测试系统 集成的首选总线。 总线器件主要分为寄存器基器件、信息基器件和储藏器基器件。 目前寄存器基器件在应用中所占比率最大体70，其实现方法在遵守协议的前提下，依照实质需要各有不相同。 接口电路用于实现器件的地址寻址、总线仲裁、中断仲裁和数据交换 等。 设计接口第一需明确寻址空间和数据线宽度，器件寻址有1624、1632 和  16三种。 1624寻址支持  16字节空间，1632寻址支持  4字节空间，16  寻址支持 64字节地址空间，但不论哪一种寻址方式，  16寻址能力是不可以缺的。 本文设计的寄存器基接口电路是  16寻址的，支持  8和16数据线传输， 有较宽的使用范围。 其接口电路原理框图如图1所示。 及仲裁 数据传输总线及仲裁是接口的核心，主要包括寻址总线、数据总线和 控制总线。 其主要任务是①经过地址更正码决定寻址空间和数据传输方式。 ②经过0*、1*、*、1控制数据总线的宽度。 ③经过总线仲裁决定总线优先使用权。 总线器件在1616位地址寻址时，有64字节的地址空间，其呈部分作 为器件配置寄存器地址已详细指定，其余可用作用户电路端口地址。 每个器件的寄存器基地址由器件自己唯一的逻辑地址来确定。 地址更正线在周期中赞同主模块将附加的器件工作模式信息传达给 从模块。 地址更正码共有64种，可分为三类已定义更正码、保留更正码和用 户自定义码。 在已定义的地址更正码中又分为三种①短地址码，使用02～15地址 线；②标准地址码，使用02～23地址线；③扩展地址码，使用02～31 地址线。 16短地址寻址主若是用来寻址器件端口，其地址更正码为29、2。 图2为器件寻址电路图，其中1为可编程逻辑器件，其表达式为*=*+！ *14+！15+！5+4+！3+1+！0；！*表示系统无中断央求。 寻址过程为当主模块发出的地址更正码对应为29或2、总线上地址 6～13和逻辑地址设置开关1的设置相同并且地址赞同线有效时，图2中 的*有效为低，表示本器件赞同被系统寻址。 在赞同本器件寻址的基础上即*有效，再经过*、1～5、*、0*、1*译 码生成64字节地址，依照总线协议可译出单字节地址和双字节地址。 协议协议当单字节读写时，奇地址0*为低、1*为高，偶地址1*为低、 0*为高，*为高；双字节读写时，0*和1*为低、*为高；四字节读写时，0*、 1*和*都为低。 数据传输应答主要依赖 和0*之间的互锁性握手关系，而与数据线上有效数据什么时候出现 没关，所以单次读写操作的速度完好决定应答过程。 为适应不相同速度用户端口读写数据的可靠性，本文采用由用户端口数据准备好线*去同步*答应速度的方法来保证数据传输的有效性。 该方法的优点是电路简单、使用方便，缺点是占用时间长，影响系统性能，且最长延时时间不得高出20μ。 平时情况下用户可经过数据暂存的方法实现数据可靠传输，并使用户端口数据准备好线*接地。 由于寄存器基器件在系统中只能作为从模块使用，所以其总线央求只 有该器件发生中断央求时才由中断管理模块提出。 中断央求及仲裁电路 系统设有七级中断，优先中断部疑心不决包括①中断央求线1*～7*； ②中断应答线*；③中断应答输入线*；④中断应答输出线*。 从系统的角度看，在系统中有一个成菊花链的中断盘问系统。 当系统中有中断央求时，中怕管理器使中断应答信号*有效置低，并 送往菊花链驱动器，菊花链驱动器使输出*有效，送至相邻的下一个器件。 若是相邻器件没有中断央求，则该器件的*输出仍为低，连续向下一 个相邻器件传达；当此器件有中断央求时，所以其输出*为高，进入中断 过程，并障蔽后级器件的中断应答。 图2 为实现中断恳求和中断仲裁，每个器件的中断仲裁电路应完成的功能 为①产生中断央求；②上传状态鉴别码；③障蔽后级中断应答。 本文设计的中断仲裁电路如图3所示。 其中1～3来自中断号选择跳线器，-为器件内部用户电路中断央求信号，上升沿有效。 中断央求过程分以下四步1在系统复位或中断复位来自控制寄存器后， 为1使比较电路输出1，使中断应答菊花链畅达，且译码电路不工作。 2当本器件内有中断央求时，使*为0，则译码电路依照中断置位开关 的设置输出相应中断央求信号*。 中间止管理器接收中断央求信号后使*有效，并送往中断菊花链驱动 器使之输出*有效，同时中断管理器央求总线使用权。 中间止管理器获得使用权后，依照接