可编程逻辑器件PLD的基本原理第1章.pptx

可编程逻辑器件PLD的基本原理第1章;;1.1.1 PLD的发展概况 从20世纪60年代起，数字集成电路(IC) 经历了以下发展历程： SSI －Small Scale Integration； MSI －Medium Scale Integration； LSI －Large Scale Integration； VLSI－Very Large Scale Integration.; 集成电路技术的发展大大促进了电子设计自动化(EDA)技术的进步，由于新的EDA工具不断出现，使设计者可以直接设计出系统所需要的专用集成电路(ASIC)，从而给电子系统设计带来了革命性的变化。 先进的EDA技术使传统的“自下而上”的设计方法，变为一种新的“自顶向下”的设计方法，设计者可以利用计算机对系统进行方案设计和功能划分，系统的关键电路可以采用一片或几片专用集成电路(ASIC)来实现，因而使系统的体积、重量减小，功耗降低，而且具有高性能、高可靠性和保密性好等优点。 ; 专用集成电路(ASIC—Application Specific Integrated Circuit)是指专门为某一应用领域或为专门用户需要而设计、制造的LSI或VLSI电路，它可以将某些专用电路或若干个电子系统设计在一个芯片上，构成单片集成系统。 ASIC可分为数字ASIC和模拟ASIC，数字ASIC又分为全定制和半定制两种。 ;专用集成电路(ASIC)的类别：; 全定制ASIC芯片的各层(掩膜)都是按特定电路功能专门制造的。设计人员从晶体管的版图尺寸、位置和互连线开始设计，以达到芯片面积利用率高、速度快、功耗低的最优性能，但其设计制作费用高，周期长，因此只适用于批量较大的产品。 半定制ASIC芯片是一种约束性设计方式。约束的主要目的是简化设计、缩短设计周期和提高芯片成品率。 ; 门阵列(Gate Array)是一种预先制造好的硅阵列(称母片)，内部包括几种基本逻辑门、触发器等，芯片中留有一定的连线区。用户根据所需要的功能设计电路，确定连线方式，然后再交生产厂家布线。 标准单元(Standard Cell)是厂家将预先配置好、经过测试，具有一定功能的逻辑块作为标准单元存储在数据库中，设计人员在电路设计完成之后，利用CAD工具在版图一级完成与电路一一对应的最终设计。 和门阵列相比，标准单元设计灵活、功能强，但设计和制造周期较长，开发费用也比较高。; PLD是厂家作为一种通用型器件生产的半定制电路，用户可以通过对器件编程使之实现所需要的逻辑功能。 PLD是用户可配置的逻辑器件，它的成本比较低，使用灵活，设计周期短，而且可靠性高，承担风险小，因而很快得到普遍应用，同时它的芯片技术发展的也非常迅速。; PLD的发展历程：; 目前世界各著名半导体器件公司，如Xilinx、Altera、Lattice、AMD和Atmel等公司，均可提供不同类型的CPLD、FPGA产品，众多公司的竞争促进了可编程集成电路技术的提高，使其性能不断完善，产品日益丰富。可以预计，可编程逻辑器件将在结构、密度、功能、速度和性能等各方面得到进一步发展，并在现代电子系统设计中得到更广泛的应用。 ;PLD是实现电子设计自动化的硬件基础： ;1.1.2 EDA技术发展概况 ;1. CAD阶段(20世纪60年代中期～20世纪 80年代初期) ; 2.CAE阶段(20世纪80年代初期～20世纪90年代初期) 这个阶段在集成电路与电子系统设计方法学以及设计工具集成化方面取得了许多成果。各种设计工具，如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局以及各种单元库均已齐全。由于采用了统一数据管理技术，因而能够将各个工具集成为一个CAE(Computer Aided Engineering)系统。 多数CAE系统中还集成了PCB自动布局布线软件以及热特性、噪声、可靠性等分析软件，进而可以实现电子系统设计自动化。这个阶段典型的CAE系统有Mentor Graphics、Valid Daisy等公司的产品。;3. EDA阶段(20世纪90年代以来) 20世纪90年代以来，微电子技术以惊人的速度发展，其工艺水平已达到深亚微米级，在一个芯片上可集成数百万乃至上千万只晶体管，工作速度可达到Gb／s，这为制造出规模更大、速度和信息容量很高的芯片系统提供了基础条件。同时也对EDA系统提出了更高的要求，并大大促进了EDA技术的发展。20世纪90年代以后，主要出现了高级语言描述、系统仿真和综合