单电子晶体管.ppt

* 单电子晶体管 第1页/共27页 研究背景 随着集成电路特征尺寸不断缩小,构 成当前集成电路的基本元件—— MOS晶体管的尺寸最终将会接近理 论上的极限,如果尺寸再进一步缩小, 由于沟道内电子数量的涨落将会出现 逻辑状态的混乱。 因此，科研人员开始寻求实现超高集 成度、超低功耗、超高频率晶体管。 单电子晶体管（SET）现象的发现及 其深入研究就是人们作出的探索之一。 第2页/共27页 SET发现历史 1988年，MIT的Scott Thomas在0.2K温度下测量极窄n沟 硅MOS 晶体管的沟道电导随栅压变化时偶然发现了SET 现象。 同一年，IBM的Meirav等人根据SET原理，采用MBE工艺， 利用GaAs/AlGaAs异质结，制作出结构完整的SET，在 4K温度下观测到SET特性。 从此，SET引起了世界许多科研人员的重视和深入探讨， 特别是近年来，通过采用迅速发展起来的纳米加工仪器、 设备和工艺，在多种材料上研制出具有潜在应用价值和发 展前景的SET，使SET向实用化方向大大迈进。 第3页/共27页 SET基本结构 隧道势垒 势垒 源 库仑岛 漏 栅 势垒 栅氧化层 第4页/共27页 SET工作原理 量子隧穿效应：电子与某一势 垒碰撞时，如果势垒的厚度减薄 到能够与电子的德布罗意波长相 当，那么电子具有一定的概率穿 过该势垒。 库仑阻塞效应：如果一个库仑 岛的静电势能能级间隔比电子运 动的能量大，那么该电子就难以 隧穿进入该库仑岛。 第5页/共27页 SET工作原理 C1 Cg C2 Vg 设C为系统的电容,C=C1+C2+Cg 库仑岛内电荷Q的静电能E为：E=-QVg+Q2/2C （1） 令Q0=CVg,(1)式可改写为 : E= (Q-Q0)2/2C （2） 电荷Q的数值只能取e的整数倍 第6页/共27页 2 取最小值 2 SET工作原理 对于式E= (Q-Q0) /2C 1.改变Vg使得Q0=Ne时,此时Q=Ne时能量 库仑阻塞 对应电导随栅压出现 极小值 2.改变Vg使得Q0=(N+1/2)e时,此时Q=Ne和 Q=(N+1)e的最小能量是简并的，从源极进 入库仑岛的电子不需要跨越e /2C的势垒 库仑阻塞解除 对应电导出现极大值 3.当Vg继续增加,使得Q0=(N+1)e时,电导又出现极小 第7页/共27页 SET工作原理 因此随着栅压增加,电导周期性振荡,振荡周 期ΔVg为e/C。而振幅与特定能级的隧穿矩 阵元相关，出现振幅的随机性 ：库仑震荡 。 第8页/共27页 2 -15 SET工作原理 SET在正常工作时,必须满足两个条件: (1) KTe /2C的条件,C越小,T越高。 当 C=10 F时,工作温度为1 K左右。 如果使器件工作在室温下,C应小于3 aF。 (2) 总电阻R大于量子电阻Rk(Rk≈26 kΩ),这样才 能避免由于量子涨落引起的波动。 第9页/共27页 SET制备方法 MBE（分子束外延）生长异质结技术 STM（扫描隧道显微镜）或AFM（原子力 显 微镜）纳米氧化技术 EBL（电子束光刻）和SOI结合技术 EBL与微结构材料技术结合 第10页/共27页 SET制备方法 1.MBE生长异质结技术 SET不能在较高的温度下工作，器件重复性 差。 2.STM或AFM纳米氧化技术 加工时间长，探针的损耗和加工过程中环 境变化使器件的重复性和稳定性受到影响 。 3. EBL技术 受电子背散射的干扰，刻蚀图形的分辨率 受到影响，同时曝第光11页时/共2间7页 长也使其实用性 SET类型 SET 单岛SET 多岛SET 第12页/共27页 单岛SET 金属基SET 采用电子束曝光、悬挂掩模板技术和多角度蒸铝技术结合形成 Al/Al2O3/Al岛。这种结构用来作为隧穿势垒,主要是因为Al2O3具有可 控、均匀、稳定的特点。由它形成的隧穿势垒不但高，而且陡峭 半导体SET 　GaAs/AlGaAs SET结构示意图 第13页/共27页 单岛SET 纳米粒子SET 为了减小库仑岛的面积,研究人员把团簇化 学技术应用到SET的制造中,这种技术与电 子束光刻技术相结合,使库仑岛长度减小到 10 nm以下 纳米粒子SET 第14页/共27页 多岛SET 金属基SET 这种方法优点是制造过程相对容易,适合大 批制造,团粒的尺寸和势垒高度都很均匀。 第15页/共27页 多岛SET 半导体SET 现在,人们最感兴趣的是用SOI材料制造的SET。这种晶体 管被认为是最有发展前途的单电子器件,因为它的制造工 艺与CMOS超大规模集成电路兼容。这种器件一般都采用 注入氧隔离技术或键合技术制备SOI材料。 最大优势：具有可大面积生产， 与硅微电子技术兼容 第16页/共27页 SET应用研究 1.单电子存储器 2.电子、